Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019066905) CELLULE DE MÉMOIRE FLASH VERTICALE DOTÉE D'UN SÉLECTEUR DE LECTURE RAPIDE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/066905 N° de la demande internationale : PCT/US2017/054326
Date de publication : 04.04.2019 Date de dépôt international : 29.09.2017
CIB :
H01L 27/11556 (2017.01) ,H01L 27/11524 (2017.01) ,H01L 27/11582 (2017.01) ,H01L 27/1157 (2017.01)
[IPC code unknown for ERROR Code IPC incorrect: sous-groupe non valide (0=>999999)!][IPC code unknown for ERROR Code IPC incorrect: sous-groupe non valide (0=>999999)!][IPC code unknown for ERROR Code IPC incorrect: sous-groupe non valide (0=>999999)!][IPC code unknown for H01L 27/1157]
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventeurs :
SHARMA, Abhishek A.; US
Mandataire :
MALONEY, Neil F.; US
Données relatives à la priorité :
Titre (EN) VERTICAL FLASH MEMORY CELL WITH SELECTOR FOR FAST READ
(FR) CELLULE DE MÉMOIRE FLASH VERTICALE DOTÉE D'UN SÉLECTEUR DE LECTURE RAPIDE
Abrégé :
(EN) A vertical flash device (e.g., such as a field effect transistor, charge trap gate transistor, or charge trap flash device) is placed in series with a selector device. The selector's threshold voltage may be modulated depending upon the channel resistance of the flash device allowing for the storage of a state via the selector device. In this manner, the selector device may exhibit a voltage-dependent volatile resistance state change that occurs between a first state of said selector device and a second state of said selector device. A first binary value can be represented by the first state of the selector device, and a second binary value can be represented by the second state of the selector device.
(FR) L'invention concerne un dispositif flash vertical (tel par exemple qu'un transistor à effet de champ, un transistor à grille à piégeage de charge ou un dispositif flash à piégeage de charge) placé en série avec un dispositif sélecteur. La tension de seuil du sélecteur peut être modulée en fonction de la résistance de canal du dispositif flash, permettant la mémorisation d'un état par l'intermédiaire du dispositif sélecteur. De cette manière, le dispositif sélecteur peut présenter un changement d'état de résistance volatile en fonction de la tension qui se produit entre un premier état dudit dispositif sélecteur et un second état dudit dispositif sélecteur. Une première valeur binaire peut être représentée par le premier état du dispositif sélecteur, et une seconde valeur binaire peut être représentée par le second état du dispositif sélecteur.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)