Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019066849) DISPOSITIF DE MÉMOIRE RÉSISTIVE À ACCÈS ALÉATOIRE AVEC EMPILEMENT MULTICOUCHE DE COMMUTATION ET PROCÉDÉS DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/066849 N° de la demande internationale : PCT/US2017/053970
Date de publication : 04.04.2019 Date de dépôt international : 28.09.2017
CIB :
H01L 45/00 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
45
Dispositifs à l'état solide spécialement adaptés pour le redressement, l'amplification, la production d'oscillations ou la commutation, sans barrière de potentiel ni barrière de surface, p.ex. triodes diélectriques; Dispositifs à effet Ovshinsky; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Blvd Santa Clara, California 95054, US
Inventeurs :
GLASSMAN, Timothy; US
SEGHETE, Dragos; US
STRUTT, Nathan; US
ASURI, Namrata S.; US
GOLONZKA, Oleg; US
KOTHARI, Hiten; US
ANDRUS, Matthew J.; US
Mandataire :
HOWARD, James; US
Données relatives à la priorité :
Titre (EN) A RESISTIVE RANDOM ACCESS MEMORY DEVICE WITH SWITCHING MULTI-LAYER STACK AND METHODS OF FABRICATION
(FR) DISPOSITIF DE MÉMOIRE RÉSISTIVE À ACCÈS ALÉATOIRE AVEC EMPILEMENT MULTICOUCHE DE COMMUTATION ET PROCÉDÉS DE FABRICATION
Abrégé :
(EN) A memory device includes a bottom electrode above a substrate, a first switching layer on the bottom electrode, a second switching layer including aluminum on the first switching layer, an oxygen exchange layer on the second switching layer and a top electrode on the oxygen exchange layer. The presence of the second switching layer including aluminum on the first switching layer enables a reduction in electro-forming voltage of the memory device.
(FR) L'invention concerne un dispositif de mémoire comprenant une électrode inférieure au-dessus d'un substrat, une première couche de commutation sur l'électrode inférieure, une seconde couche de commutation comprenant de l'aluminium sur la première couche de commutation, une couche d'échange d'oxygène sur la seconde couche de commutation et une électrode supérieure sur la couche d'échange d'oxygène. La présence de la seconde couche de commutation comprenant de l'aluminium sur la première couche de commutation permet une réduction de la tension d'électro-formation du dispositif de mémoire.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)