Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019066775) STRUCTURES DE CIRCUIT INTÉGRÉ COMPORTANT DES COUCHES À FONCTION DE TRAVAIL DIFFÉRENCIÉES
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/066775 N° de la demande internationale : PCT/US2017/053430
Date de publication : 04.04.2019 Date de dépôt international : 26.09.2017
CIB :
H01L 27/092 (2006.01) ,H01L 21/8238 (2006.01) ,H01L 27/06 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
08
comprenant uniquement des composants semi-conducteurs d'un seul type
085
comprenant uniquement des composants à effet de champ
088
les composants étant des transistors à effet de champ à porte isolée
092
Transistors à effet de champ métal-isolant-semi-conducteur complémentaires
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
82
pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822
le substrat étant un semi-conducteur, en utilisant une technologie au silicium
8232
Technologie à effet de champ
8234
Technologie MIS
8238
Transistors à effet de champ complémentaires, p.ex. CMOS
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
06
comprenant une pluralité de composants individuels dans une configuration non répétitive
Déposants :
PANG, Ying [US/US]; US
GSTREIN, Florian [AT/US]; US
LAVRIC, Dan S. [RO/US]; US
AGARWAL, Ashish [IN/US]; US
NIFFENEGGER, Robert [US/US]; US
SADHUKHAN, Padmanava [IN/US]; US
HEUSSNER, Robert W. [US/US]; US
GREGIE, Joel M. [US/US]; US
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventeurs :
PANG, Ying; US
GSTREIN, Florian; US
LAVRIC, Dan S.; US
AGARWAL, Ashish; US
NIFFENEGGER, Robert; US
SADHUKHAN, Padmanava; US
HEUSSNER, Robert W.; US
GREGIE, Joel M.; US
Mandataire :
BRASK, Justin K.; US
AUYEUNG, Al; US
BERNADICOU, Michael A.; US
BLAIR, Steven R.; US
BLANK, Eric S.; US
COFIELD, Michael A.; US
DANSKIN, Timothy A.; US
HALEVA, Aaron S.; US
MAKI, Nathan R.; US
MARLINK, Jeffrey S.; US
MOORE, Michael S.; US
PARKER, Wesley E.; US
PUGH, Joseph A.; US
RASKIN, Vladimir; US
STRAUSS, Ryan N.; US
WANG, Yuke; US
YATES, Steven D.; US
SULLIVAN, Stephen G.; US
ROJO, Estiven; US
Données relatives à la priorité :
Titre (EN) INTEGRATED CIRCUIT STRUCTURES HAVING DIFFERENTIATED WORKFUNCTION LAYERS
(FR) STRUCTURES DE CIRCUIT INTÉGRÉ COMPORTANT DES COUCHES À FONCTION DE TRAVAIL DIFFÉRENCIÉES
Abrégé :
(EN) Integrated circuit structures having differentiated workfunction layers are described. In an example, an integrated circuit structure includes a first gate electrode above a substrate. The first gate electrode includes a first workfunction material layer. A second gate electrode is above the substrate. The second gate electrode includes a second workfunction material layer different in composition from the first workfunction material layer. The second gate electrode does not include the first workfunction material layer, and the first gate electrode does not include the second workfunction material layer. A third gate electrode above is the substrate. The third gate electrode includes a third workfunction material layer different in composition from the first workfunction material layer and the second workfunction material layer. The third gate electrode does not include the first workfunction material layer and does not include the second workfunction material layer.
(FR) L'invention concerne des structures de circuit intégré comportant des couches à fonction de travail différenciées. Selon un exemple, une structure de circuit intégré comprend une première électrode grille au-dessus d'un substrat. La première électrode grille comprend une couche de matériau à première fonction de travail. Une deuxième électrode grille se trouve au-dessus du substrat. La deuxième électrode grille comprend une couche de matériau à deuxième fonction de travail ayant une composition différente de celle de la couche de matériau à première fonction de travail. La deuxième électrode grille ne comprend pas la couche de matériau à première fonction de travail, et la première électrode grille ne comprend pas la couche de matériau à deuxième fonction de travail. Une troisième électrode grille se trouve au-dessus du substrat. La troisième électrode grille comprend une couche de matériau à troisième fonction de travail ayant une composition différente de celles de la couche de matériau à première fonction de travail et de la couche de matériau à deuxième fonction de travail. La troisième électrode grille ne comprend pas la couche de matériau à première fonction de travail ni la couche de matériau à deuxième fonction de travail.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)