Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019065494) CARTE DE CIRCUITS IMPRIMÉS, PROCÉDÉ DE FABRICATION DE CARTE DE CIRCUITS IMPRIMÉS ET DISPOSITIF À SEMICONDUCTEURS
Document

明 細 書

発明の名称 回路基板、回路基板の設計方法、及び半導体装置

技術分野

0001  

背景技術

0002  

先行技術文献

特許文献

0003  

発明の概要

発明が解決しようとする課題

0004   0005  

課題を解決するための手段

0006   0007   0008   0009   0010   0011   0012   0013  

図面の簡単な説明

0014  

発明を実施するための形態

0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081   0082   0083   0084   0085   0086   0087   0088   0089   0090   0091   0092   0093   0094   0095   0096   0097   0098   0099   0100   0101   0102   0103   0104   0105  

符号の説明

0106  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13  

明 細 書

発明の名称 : 回路基板、回路基板の設計方法、及び半導体装置

技術分野

[0001]
 本発明は、回路基板、回路基板の設計方法、及び半導体装置に関する。

背景技術

[0002]
 平面視が矩形状に形成され、上面に半導体モジュールが搭載され、下面に複数の接続端子が設けられた回路基板が用いられている。そのような構成の回路基板の一例が、国際公開第02/103793号(特許文献1)に開示されている。特許文献1の回路基板の上面には複数の半導体素子を含むチップが搭載されており(Multi-Chip Module;MCM)、1つの回路基板で複数機能を実現可能となっている。複数の接続端子には、ボール状の接続ピンがそれぞれ接続されている。

先行技術文献

特許文献

[0003]
特許文献1 : 国際公開第02/103793号

発明の概要

発明が解決しようとする課題

[0004]
 このような回路基板では、その下面に設けられた複数の接続端子及びそれに接続される接続ピンは、機能毎に集約して配置される場合が多い。このような場合において、不要な機能がある場合には、その機能に対応する使用しない接続端子には、接続ピンを設けないようにすることも考えられる。しかしながら、その場合には、接続ピンの有無によって、半田リフロー等による他の基板との接続時に回路基板が傾く可能性がある。
[0005]
 使用しない端子が一部に存在する場合でも他の基板との接続時に傾きにくい回路基板の実現が望まれる。

課題を解決するための手段

[0006]
 本開示に係る回路基板は、
 平面視が矩形状に形成され、上面に半導体モジュールが搭載され、下面に複数の接続端子が設けられた回路基板であって、
 少なくとも一部の前記接続端子には、前記下面から突出する接続ピンが設けられ、
 複数の前記接続端子には、前記半導体モジュールを駆動するための駆動端子と、前記半導体モジュールと他の機能部とを接続するための機能端子と、が含まれ、
 前記下面の各辺の中央を通るとともに前記下面の中心で交差する2本の仮想線で前記下面を4分割した分割領域のそれぞれにおける前記駆動端子の配置が、前記下面の中心に対して点対称となっている。
[0007]
 本開示に係る回路基板の設計方法は、
 平面視が矩形状に形成され、上面に半導体モジュールが搭載され、下面に複数の接続端子が設けられ、少なくとも一部の前記接続端子に前記下面から突出する接続ピンが設けられた回路基板の設計方法であって、
 複数の前記接続端子を、それぞれ、前記半導体モジュールを駆動するための駆動端子と、前記半導体モジュールと他の機能部とを接続するための機能端子と、に振り分け、
 前記下面の各辺の中央を通るとともに前記下面の中心で交差する2本の仮想線で前記下面を4分割した分割領域のそれぞれにおける前記駆動端子の配置が、前記下面の中心に対して点対称となるように、前記駆動端子と前記機能端子とを配置する。
[0008]
 この構成によれば、4つの分割領域のそれぞれにおける駆動端子の配置が下面の中心に対して点対称となっているので、仮に一部の機能端子について接続ピンを設けなかったとしても、システム基板等の他の基板との接続時に回路基板が傾きにくい。よって、使用しない端子が一部に存在する場合でも他の基板との接続時に傾きにくい回路基板を実現することができる。
[0009]
 本開示に係るもう1つの回路基板は、
 平面視が矩形状に形成され、上面に半導体モジュールが搭載され、下面に複数の接続端子が設けられた回路基板であって、
 複数の前記接続端子には、前記下面から突出する接続ピンが設けられた有ピン端子と、前記接続ピンが設けられていない無ピン端子と、が含まれ、
 前記無ピン端子に隣接する前記接続端子は、前記有ピン端子であり、
 前記下面の角に最も近い位置に前記有ピン端子が配置されている。
[0010]
 この構成によれば、無ピン端子が互いに隣接してまとまることなく分散して配置され、かつ、矩形状の回路基板の最外方に位置する少なくとも4点に配置されるので、回路基板の全体が接続ピンによって略均等に支持されることになる。このため、複数の接続端子のうちの一部が無ピン端子でも、システム基板等の他の基板との接続時に回路基板が傾きにくい。よって、他の基板との接続時に傾きにくい回路基板を実現することができる。また、加熱時に回路基板が反るのを抑制することができる。
[0011]
 本開示に係る半導体装置は、
 平面視が矩形状に形成され、上面に半導体モジュールが搭載され、下面に複数の接続端子が設けられた回路基板と、
 前記回路基板が複数の前記接続端子を介して表面実装される主基板と、を備え、
 前記主基板上に、電源部と、クロック部と、リセット部と、が配置され、
 前記主基板に、オーディオ機能部及びカメラ機能部とそれぞれ接続される基板端子が設けられ、
 少なくとも一部の前記接続端子には、前記下面から突出する接続ピンが設けられ、
 複数の前記接続端子には、前記半導体モジュールと、前記電源部、前記クロック部、及び前記リセット部とを接続するための駆動端子と、前記半導体モジュールと前記基板端子とを接続するための機能端子と、が含まれ、
 前記回路基板において、前記下面の各辺の中央を通るとともに前記下面の中心で交差する2本の仮想線で前記下面を4分割した分割領域のそれぞれにおける前記駆動端子の配置が、前記下面の中心に対して点対称となっている。
[0012]
 この構成によれば、4つの分割領域のそれぞれにおける駆動端子の配置が下面の中心に対して点対称となっているので、仮にオーディオ機能部及びカメラ機能部のうちのいずれかが不要である場合に、その不要な機能部に対応する機能端子について接続ピンを設けなかったとしても、回路基板と主基板との接続時に回路基板が傾きにくい。よって、不良品の発生率を低く抑えて製造コストの低減を図ることができるとともに、半導体装置の信頼性を高めることができる。
[0013]
 本開示に係る技術のさらなる特徴と利点は、図面を参照して記述する以下の例示的かつ非限定的な実施形態の説明によってより明確になるであろう。

図面の簡単な説明

[0014]
[図1] 実施形態に係る半導体装置の側面図
[図2] 半導体装置の底面図
[図3] 各接続端子の配置に係る設計方法を示す説明図
[図4] 各接続ピンの配置構成の一例を示す模式図
[図5] 各接続ピンの配置構成の一例を示す断面図
[図6] 各接続ピンの配置構成の他の一例を示す模式図
[図7] 各接続ピンの配置構成の他の一例を示す断面図
[図8] 各接続端子の配置に係る他の設計方法を示す説明図
[図9] 各接続端子の配置に係る他の設計方法を示す説明図
[図10] 各接続端子の配置に係る他の設計方法を示す説明図
[図11] 各接続端子の配置に係る他の設計方法を示す説明図
[図12] 各接続端子の配置に係る他の設計方法を示す説明図
[図13] 半導体装置と周辺機器との関係を示す模式図

発明を実施するための形態

[0015]
 回路基板及びその設計方法の実施形態について、図面を参照して説明する。図1に示すように、本実施形態の回路基板1は、半導体装置100に組み込まれて用いられる。半導体装置100は、回路基板1と半導体モジュール3とモールド部4とを備え、他の基板の一例であるシステム基板90に接続されている。半導体装置100は、例えば自動車等の車両に搭載された、オーディオ装置やナビゲーション装置等が統合されたマルチメディアシステムを駆動する中核として用いられる。当該システムにおいて、本実施形態の半導体装置100は、例えばオーディオ機能やナビゲーション機能、カメラ機能等の複数の機能を実現するために共用されている。
[0016]
 半導体モジュール3は、単一の半導体素子により構成された半導体チップであっても良いし、複数の半導体素子により構成されたマルチチップモジュール(Multi-Chip Module;MCM)であっても良い。小型化・高性能化等の観点からは後者の構成が好ましく、その場合には、半導体モジュール3を構成する複数の半導体素子の1つとして、動作プログラムが格納されたメモリ(Read Only Memory;ROM)や、作業領域が設定されるメモリ(Random Access Memory;RAM)等が含まれても良い。
[0017]
 半導体モジュール3は、回路基板1を構成する基板本体10の上面10aに実装されている。半導体モジュール3は、平面視で回路基板1の中央部に配置されている。「平面視」とは、回路基板1を構成する平板に直交する方向に沿って見た状態である。半導体モジュール3は、基板本体10の上面10aに設けられる接続端子と例えばボンディングワイヤー等で電気的に接続されている。半導体モジュール3は、例えば樹脂材料からなるモールド部4に埋設されている。
[0018]
 上面10aに半導体モジュール3が搭載される回路基板1は、下面10b側から見た図2に示すように、平面視が矩形状に形成されている。図示の例では、回路基板1は平面視が正方形状に形成されているが、そのような構成に限定されることなく、平面視で回路基板1が長方形状に形成されても良い。回路基板1は、基板本体10の内部に、複数層を形成するように積層された複数の配線層12を有する。すなわち、本実施形態の回路基板1は、多層配線型の回路基板となっている。
[0019]
 基板本体10の下面10bには、複数の接続端子14が設けられている。複数の接続端子14は、基板本体10の各辺(第1辺S1,第2辺S2,第3辺S3,第4辺S4)に沿って、基板本体10の外縁側から複数の端子列14Rを形成するように配置されている。本実施形態では、各辺S1~S4の外縁側から、3列の端子列14Rを形成するように、かつ、1列分飛ばして内部側に3列の端子列14Rを形成するように、計168個の接続端子14が、中間部の無配置領域を除いて全体として直交格子状に配置されている。なお、無配置領域は、本実施形態においてコンデンサを配置しやすくするために設けられているが、かかる無配置領域が設けられないフルグリッド構成であっても良い。図1に示すように、各接続端子14には、接続ピン16が、基板本体10の下面10bから突出するように設けられている。
[0020]
 接続ピン16は、基板本体10の下面10bから突出するものであれば、その形状はとくに限定されない。接続ピン16は、例えばボール状、円柱状、又は角柱状等に形成されて良い。接続ピン16は、他の基板の一例であるシステム基板90と半導体装置100とを電気的に接続する際の半導体装置100側の接点となる。システム基板90と半導体装置100との接続は、例えば半田リフローによって行うことができる。すなわち、例えばシステム基板90側の接点にクリーム状の半田を塗布又は印刷しておき、その上に、複数の接続ピン16を有する半導体装置100を載置して、その後、全体を加熱して半田を溶解させることによって両者を接続することができる。
[0021]
 上述したように、半導体装置100は複数機能を実現可能なものであるが、各機能を実現するにあたって統括的に働く機能であって必ず利用される機能も中には存在するし、システムの構成によっては利用されない機能(不要な機能)が存在する場合がある。不要な機能が存在する場合には、絶縁性の確認試験を容易に行えるようにする(実施しなくても良くすることを含む)観点からは、当該不要な機能に対応する接続端子14には接続ピン16を設けないようにすることが好ましい。しかし、通常、複数の接続端子14は機能毎に集約して配置されるため、一部の接続端子14に接続ピン16を設けないことで、半田リフロー時に半導体装置100が傾いてしまう虞があった。
[0022]
 そこで、本実施形態では、以下に記載する設計方法(以下、「本設計方法」と言う。)に基づいて回路基板1を設計している(図3を参照)。本設計方法においては、まず、複数の接続端子14を、それぞれ、駆動端子14Dと機能端子14Fとに振り分ける。駆動端子14Dは、半導体モジュール3を駆動するための端子である。駆動端子14Dには、例えば半導体モジュール3の電源端子が含まれる。また、駆動端子14Dには、半導体モジュール3の動作プログラムが格納されたメモリ(ROM)や、半導体モジュール3の作業領域が設定されるメモリ(RAM)等との接続端子が含まれても良い。機能端子14Fは、半導体モジュール3と他の機能部とを接続するための端子である。このような他の機能部には、例えばオーディオ機能部やナビゲーション機能部、カメラ機能部等が含まれる。
[0023]
 本設計方法では、基板本体10を4分割した分割領域(第1分割領域D1,第2分割領域D2,第3分割領域D3,第4分割領域D4)のそれぞれにおける駆動端子14Dの配置が、基板本体10の中心Oに対して点対称となるように、駆動端子14Dを配置する。各分割領域D1~D4は、第1辺S1及び第3辺S3のそれぞれの中央を通る第1仮想線L1と、第2辺S2及び第4辺S4のそれぞれの中央を通る第2仮想線L2とによって分割される、基板本体10の4つの領域である。第1仮想線L1と第2仮想線L2とは、基板本体10の中心Oで交差(本例では直交)している。各分割領域D1~D4は、基板本体10に対して1:2の相似比の矩形状に形成され、基板本体10の中心Oで互いに角を突き合わせた状態で配置されている。
[0024]
 このような構成では、第2分割領域D2は、第1分割領域D1に対して第2仮想線L2を挟んで隣接し、第3分割領域D3は、第2分割領域D2に対して第1仮想線L1を挟んで隣接している。第4分割領域D4は、第3分割領域D3に対して第2仮想線L2を挟んで隣接するとともに、第1分割領域D1に対して第1仮想線L1を挟んで隣接している。本実施形態では、第2仮想線L2が「2本の仮想線のうちの一方」に相当し、第1仮想線L1が「2本の仮想線のうちの他方」に相当する。
[0025]
 4つの分割領域D1~D4のそれぞれにおける駆動端子14Dの配置が中心Oに対して点対称とは、中心Oに対して180°の位置関係となる第1分割領域D1と第3分割領域D3との間で駆動端子14Dの配置が点対称であり、かつ、同じく中心Oに対して180°の位置関係となる第2分割領域D2と第4分割領域D4との間で駆動端子14Dの配置が点対称であることを意味する。第1仮想線L1を挟んで隣接する第1分割領域D1と第4分割領域D4との間や、第2分割領域D2と第3分割領域D3との間での駆動端子14Dの配置は、特に制限されない。同様に、第2仮想線L2を挟んで隣接する第1分割領域D1と第2分割領域D2との間や、第3分割領域D3と第4分割領域D4との間での駆動端子14Dの配置は、特に制限されない。
[0026]
 本実施形態では、基板本体10を4分割した分割領域D1~D4のそれぞれにおける駆動端子14Dの配置が、第1仮想線L1に対して線対称となるように、かつ、第2仮想線L2に対して線対称となるように、駆動端子14Dを配置する。さらに本実施形態では、各分割領域D1~D4のそれぞれにおける駆動端子14Dの配置が、中心Oを軸として4回対称となるように、駆動端子14Dを配置する。なお、機能端子14Fは、駆動端子14Dが配置されない位置に配置される。
[0027]
 また、基板本体10は、中央領域Rmと、4つの角部領域(第1角部領域Rc1,第2角部領域Rc2,第3角部領域Rc3,第4角部領域Rc4)と、4つの辺中央領域(第1辺中央領域Rs1,第2辺中央領域Rs2,第3辺中央領域Rs3,第4辺中央領域Rs4)とを有している。中央領域Rmは、基板本体10の中央に設定される矩形領域であり、その中心が基板本体10の中心Oに一致するように設けられている。各角部領域Rc1~Rc4は、基板本体10の四隅に設定される矩形領域であり、基板本体10の4つの角C1~C4を含むように設けられている。各辺中央領域Rs1~Rs4は、基板本体10の各辺S1~S4に沿ってそれぞれの中央を含むように設定される矩形領域であり、中央領域Rmの四方を取り囲むように設けられている。
[0028]
 中央領域Rmは、それ自体、基板本体10の中心Oに対して点対称に配置されている。各角部領域Rc1~Rc4は、基板本体10の中心Oに対して点対称に配置されている。各辺中央領域Rs1~Rs4は、基板本体10の中心Oに対して点対称に配置されている。また、中央領域Rmは、それ自体、第1仮想線L1及び第2仮想線L2に対してそれぞれ線対称に配置されている。各角部領域Rc1~Rc4は、第1仮想線L1及び第2仮想線L2に対してそれぞれ線対称に配置されている。各辺中央領域Rs1~Rs4は、第1仮想線L1及び第2仮想線L2に対してそれぞれ線対称に配置されている。
[0029]
 本設計方法では、中央領域Rm及び各角部領域Rc1~Rc4に、専ら駆動端子14Dを配置する。中央領域Rmの全域に、駆動端子14Dを6列×6列の直交格子状に配置し、各角部領域Rc1~Rc4の全域に、駆動端子14Dを3列×3列の直交格子状に配置する。このようにして、基板本体10の中心Oを含む中央領域Rmにおいて、複数の端子列14Rに亘って駆動端子14Dが配置されている。また、基板本体10の4つの角C1~C4のそれぞれに最も近い位置に駆動端子14Dが配置されているとともに、基板本体10の4つの角C1~C4をそれぞれ含む角部領域Rc1~Rc4において、複数の端子列14Rに亘って駆動端子14Dが配置されている。なお、中央領域Rm及び各角部領域Rc1~Rc4には、機能端子14Fは配置されていない。このような配置構成とすることで、中央領域Rm及び各角部領域Rc1~Rc4における駆動端子14Dの配置を、基板本体10の中心Oに対して点対称としている。
[0030]
 各辺中央領域Rs1~Rs4には、駆動端子14D及び機能端子14Fの両方を配置する。本実施形態では、各辺中央領域Rs1~Rs4における外側(各辺S1~S4の辺縁側)に、機能端子14Fを8列×2列の直交格子状に配置し、その内側(中心O側)に、8つの駆動端子14Dを1列に配置する。こうして、本実施形態では、各辺中央領域Rs1~Rs4において、機能端子14Fの配置密度が駆動端子14Dの配置密度よりも高くなっている。なお、機能端子14F及び駆動端子14Dの全体で、8列×3列の直交格子状配列が形成されている。また、各辺中央領域Rs1~Rs4とその両側に位置する2つの角部領域とに亘って、外側から3列目の位置において、駆動端子14Dが、各辺S1~S4の全体に亘って各辺S1~S4に沿って1列に並ぶように配置されている。
[0031]
 ここで、本実施形態の機能端子14Fは、半導体モジュール3に接続される第1の機能部に対応する第1機能端子14Faと、半導体モジュール3に接続される第2の機能部に対応する第2機能端子14Fbとを含んでいる。本実施形態では、第1機能端子14Fa及び第2機能端子14Fbがそれぞれ「機能別端子」に相当する。第1の機能部は、例えばオーディオ機能部であって良く、第2の機能部は、例えばカメラ機能部であって良い。もちろん、これ以外の割り当ても当然に可能である。本実施形態では、基板本体10の中で機能端子14Fが配置される領域(機能端子配置領域)である各辺中央領域Rs1~Rs4において、第1機能端子14Faの配置間隔ΔDaと、第2機能端子14Fbの配置間隔ΔDbとが同等となっている。駆動端子14Dと機能端子14Fとを区別しない接続端子14どうしの配置間隔を“基準配設ピッチ”と定義すると、図3に示すように、第1機能端子14Faの配置間隔ΔDa及び第2機能端子14Fbの配置間隔ΔDbは、いずれも、基準配設ピッチの2倍の長さとなっている。
[0032]
 そして、各辺中央領域Rs1~Rs4における機能端子14Fが配置される各列では、各辺S1~S4に沿って、第1機能端子14Faと第2機能端子14Fbとが交互に配置されている。また、各辺S1~S4に直交する方向に、第1機能端子14Faと第2機能端子14Fbとが隣接するように配置され、さらにそれに隣接するように駆動端子14Dが配置されている。各辺S1~S4に直交する方向において、最も外側に第1機能端子14Faが配置されている場合には、その内側に隣接して第2機能端子14Fbが配置され、さらにその内側に隣接して駆動端子14Dが配置されている。最も外側に第2機能端子14Fbが配置されている場合には、その内側に隣接して第1機能端子14Faが配置され、さらにその内側に隣接して駆動端子14Dが配置されている。ここで、駆動端子14Dと、複数種類の機能端子14F(第1機能端子14Fa,第2機能端子14Fb)とをそれぞれ異なる種類の接続端子14とみなすと、互いに異なる種類の接続端子14が隣接するように配置されていることになる。
[0033]
 本実施形態では、第1辺中央領域Rs1及び第3辺中央領域Rs3のそれぞれにおける駆動端子14D、第1機能端子14Fa、及び第2機能端子14Fbの配置が、基板本体10の中心Oに対して点対称となっている。なお、本実施形態では、当該領域Rs1,Rs3における駆動端子14D、第1機能端子14Fa、及び第2機能端子14Fbの配置は、第2仮想線L2に対して線対称ではない。また、第2辺中央領域Rs2及び第4辺中央領域Rs4のそれぞれにおける駆動端子14D、第1機能端子14Fa、及び第2機能端子14Fbの配置も、基板本体10の中心Oに対して点対称となっている。なお、本実施形態では、当該領域Rs2,Rs4における駆動端子14D、第1機能端子14Fa、及び第2機能端子14Fbの配置は、第1仮想線L1に対して線対称ではない。また、各辺中央領域Rs1~Rs4のそれぞれにおける駆動端子14D、第1機能端子14Fa、及び第2機能端子14Fbの配置が、基板本体10の中心Oを軸として4回対称となっている。
[0034]
 このようにして、本設計方法では、回路基板1全体として、4つの分割領域D1~D4のそれぞれにおける駆動端子14D、第1機能端子14Fa、及び第2機能端子14Fbの配置が、基板本体10の中心Oに対して点対称となるように、駆動端子14Dと第1機能端子14Faと第2機能端子14Fbとを配置する。さらに、4つの分割領域D1~D4のそれぞれにおける駆動端子14D、第1機能端子14Fa、及び第2機能端子14Fbの配置が、基板本体10の中心Oを軸として4回対称となるように、駆動端子14Dと第1機能端子14Faと第2機能端子14Fbとを配置する。
[0035]
 上述したように、各接続端子14(駆動端子14D,第1機能端子14Fa,第2機能端子14Fb)には、通常、基板本体10の下面10bから突出するように接続ピン16が設けられている。但し、仮に、あるシステムの構成において第2の機能部を利用しない場合、絶縁性の確認等に要する手間を考慮すれば、当該第2の機能部に対応する第2機能端子14Fbに設けられた接続ピン16を設けないことが好ましい。図4及び図5には、そのようにして得られる回路基板1の様子を示している。
[0036]
 これらの図に示すように、一部の接続端子14には接続ピン16が設けられ、他の一部の接続端子14には接続ピン16が設けられていない。本実施形態では、接続ピン16が設けられている接続端子14を「有ピン端子14P」と言い、接続ピン16が設けられていない接続端子14を「無ピン端子14N」と言う。図4及び図5の例では、上記の説明における駆動端子14D及び第1機能端子14Faが有ピン端子14Pとなっており、第2機能端子14Fbが無ピン端子14Nとなっている。本設計方法に基づいて設計された回路基板1は、有ピン端子14Pが全体的に略均等に分散して配置された構成を有するので、一部の接続端子14(すなわち、無ピン端子14Nである第2機能端子14Fb)に接続ピン16が設けられなくても傾きにくい。また、不要な第2機能端子14Fbを無ピン端子14Nとすることで、当該第2機能端子14Fbに関する絶縁性の確認等の作業が不要である。
[0037]
 逆に、仮に、あるシステムの構成において第1の機能部を利用しない場合、同様に、当該第1の機能部に対応する第1機能端子14Faに設けられた接続ピン16を設けないことが好ましい。図6及び図7には、そのようにして得られる回路基板1の様子を示している。
[0038]
 これらの図に示す例では、駆動端子14D及び第2機能端子14Fbが有ピン端子14Pとなっており、第1機能端子14Faが無ピン端子14Nとなっている。本設計方法に基づいて設計された回路基板1は、有ピン端子14Pが全体的に略均等に分散して配置された構成を有するので、一部の接続端子14(すなわち、無ピン端子14Nである第1機能端子14Fa)に接続ピン16が設けられなくても傾きにくい。また、不要な第1機能端子14Faを無ピン端子14Nとすることで、当該第1機能端子14Faに関する絶縁性の確認等の作業が不要である。
[0039]
 なお、図示は省略するが、仮に、あるシステムの構成において全ての機能部を利用する場合、駆動端子14D、第1機能端子14Fa、及び第2機能端子14Fbの全て(言い換えれば、全ての接続端子14)が有ピン端子14Pとなり、当然、回路基板1は傾きにくい。このように、本設計方法に基づいて回路基板1を設計することで、システム構成毎に異なる利用機能によらずに、仮に一部の接続端子14に接続ピン16が設けられなかったとしても回路基板1に傾きが生じるのを抑制することができる。よって、その後、半田リフローによって半導体装置100をシステム基板90に接続する際に、半導体装置100の傾きを抑制してその姿勢を適正に保つことができる。また、有ピン端子14Pが全体に分散して配置されることで半田による接合箇所も全体に分散するので、熱膨張率の差に起因する回路基板1の反りを抑制することができる。また、各システムにおいて実際に利用される機能のバリエーションを考慮してそれぞれに対応する新たなパッケージを作製するのに比べて、開発期間及び開発費を大幅に低減することができる。
[0040]
 図4~図7に示す、本設計方法に基づいて作製されて一部の接続端子14に接続ピン16が設けられない回路基板1は、以下の特徴的な構成を備えることになる。すなわち、基板本体10の各辺S1~S4の中央を通るとともに下面10bの中心Oで交差する2本の仮想線L1,L2で4分割した分割領域D1~D4のそれぞれにおける有ピン端子14Pの配置が、基板本体10の中心Oに対して点対称となっている。さらに、本実施形態では、4つの分割領域D1~D4のそれぞれにおける有ピン端子14Pの配置が、基板本体10の中心Oを軸として4回対称となっている。また、基板本体10の4つの角C1~C4のそれぞれに最も近い位置に有ピン端子14Pが配置されているとともに、基板本体10の4つの角C1~C4をそれぞれ含む角部領域Rc1~Rc4において、複数の端子列14Rに亘って有ピン端子14Pが配置されている。
[0041]
 また、各辺中央領域Rs1~Rs4において、無ピン端子14Nに隣接する接続端子14は、有ピン端子14Pとなっている。なお、有ピン端子14Pに隣接する接続端子14は、必ずしも無ピン端子14Nとは限らず、無ピン端子14N又は他の有ピン端子14Pとなっている。そして、各辺中央領域Rs1~Rs4とその両側の角部領域とに亘って、有ピン端子14Pが、基板本体10の各辺S1~S4に沿って並ぶように配置されている。有ピン端子14Pは、各辺S1~S4の辺縁から3列目の位置において、各辺S1~S4に沿ってそれぞれ1列に並ぶように配置されている。
[0042]
 図13に、上述した回路基板1が組み込まれた半導体装置100のより具体的な構成を示す。この半導体装置100は、例えば自動車等の車両に搭載された、オーディオ装置やナビゲーション装置等が統合されたマルチメディアシステムを駆動する中核として用いられるものである。半導体装置100は、例えば自動車等の車両に搭載された、オーディオ装置やナビゲーション装置等が統合されたマルチメディアシステムを駆動する中核として用いられる。当該システムにおいて、本実施形態の半導体装置100は、例えばオーディオ機能やナビゲーション機能、カメラ機能等の複数の機能を実現するために共用されている。
[0043]
 図13に示すように、半導体装置100は、回路基板1と、回路基板1が表面実装されるシステム基板90とを備えている。回路基板1は、平面視が矩形状に形成されている。この平面視矩形状の回路基板1の上面に半導体モジュール3が搭載され、下面に複数の接続端子14が設けられている(図1を参照)。複数の接続端子14のうち、少なくとも一部の接続端子14には、回路基板1の下面から突出する接続ピン16が設けられている。回路基板1は、当該回路基板1の下面に設けられた複数の接続端子14及び接続ピン16を介して、システム基板90に表面実装されている。本実施形態では、システム基板90が「主基板」に相当する。
[0044]
 半導体装置100は、コンソール部に設置されたモニタ装置(図示せず)や、ナビゲーションシステムの地図データベース等が格納されたハードディスク装置(図示せず)に接続されている。また、半導体装置100は、図13に模式的に示すように、DVD(Digital Versatile Disk )やCD(Compact Disk)等を再生するDVDプレイヤー71や、車両の後方風景を撮影する後方カメラ72に接続されている。本実施形態では、DVDプレイヤー71が「オーディオ機能部」に相当し、後方カメラ72が「カメラ機能部」に相当する。
[0045]
 また、システム基板90上には、電源部81と、クロック部82と、リセット部83とが配置されている。電源部81は、半導体モジュール3の動作電源を供給する。電源部81は、第1表層電極パターン92aを介して回路基板1の駆動端子14Dに接続されている。クロック部82は、同期処理のためのクロック信号を生成する。クロック部82は、第2表層電極パターン92bを介して回路基板1の駆動端子14Dに接続されている。リセット部83は、正常動作のために電源投入時にプロセッサの状態を初期化する。リセット部83は、第3表層電極パターン92cを介して回路基板1の駆動端子14Dに接続されている。
[0046]
 また、システム基板90には、DVDプレイヤー71が接続される第1基板端子91aと、後方カメラ72が接続される第2基板端子91bとが設けられている。第1基板端子91aは、第4表層電極パターン92dを介して回路基板1の機能端子14F(第1機能端子14Fa)に接続されている。こうして、DVDプレイヤー71は、第1基板端子91aと第4表層電極パターン92dとを介して機能端子14F(第1機能端子14Fa)に接続されている。第2基板端子91bは、第5表層電極パターン92eを介して回路基板1の機能端子14F(第2機能端子14Fb)に接続されている。こうして、後方カメラ72は、第2基板端子91bと第5表層電極パターン92eとを介して機能端子14F(第2機能端子14Fb)に接続されている。
[0047]
 このように、本具体例では、駆動端子14Dは、回路基板1の上面に設けられた半導体モジュール3と電源部81とを接続するための接続端子14、半導体モジュール3とクロック部82とを接続するための接続端子14、及び半導体モジュール3とリセット部83とを接続するための接続端子14である。また、機能端子14Fは、回路基板1の上面に設けられた半導体モジュール3と基板端子91a,91bとを接続するための接続端子14である。機能端子14Fのうち、第1機能端子14Faは、半導体モジュール3と第1基板端子91aとを接続するための接続端子14であり、第2機能端子14Fbは、半導体モジュール3と第2基板端子91bとを接続するための接続端子14である。
[0048]
 このような半導体装置100では、回路基板1において、基板本体10の各辺S1~S4の中央を通るとともに下面10bの中心Oで交差する2本の仮想線L1,L2で4分割した分割領域D1~D4のそれぞれにおける駆動端子14Dの配置が、基板本体10の中心Oに対して点対称となっている。さらに、4つの分割領域D1~D4のそれぞれにおける駆動端子14Dの配置が、基板本体10の中心Oを軸として4回対称となっている。また、基板本体10の4つの角C1~C4のそれぞれに最も近い位置に駆動端子14Dが配置されているとともに、基板本体10の4つの角C1~C4をそれぞれ含む角部領域Rc1~Rc4において、複数の端子列14Rに亘って駆動端子14Dが配置されている。
[0049]
 また、基板本体10の各辺中央領域Rs1~Rs4において、各辺中央領域Rs1~Rs4とその両側の角部領域とに亘って、駆動端子14Dが、基板本体10の各辺S1~S4に沿って並ぶように配置されている。駆動端子14Dは、各辺S1~S4の辺縁から3列目の位置において、各辺S1~S4に沿ってそれぞれ1列に並ぶように配置されている。
[0050]
 さらに、各辺中央領域Rs1~Rs4における機能端子14Fが配置される各列では、各辺S1~S4に沿って、第1機能端子14Faと第2機能端子14Fbとが交互に配置されている。また、各辺S1~S4に直交する方向に、第1機能端子14Faと第2機能端子14Fbとが隣接するように配置され、さらにそれに隣接するように駆動端子14Dが配置されている。駆動端子14Dと、複数種類の機能端子14F(第1機能端子14Fa,第2機能端子14Fb)とをそれぞれ異なる種類の接続端子14とみなすと、互いに異なる種類の接続端子14が隣接するように配置されていることになる。
[0051]
〔その他の実施形態〕
(1)上記の実施形態では、4つの分割領域D1~D4のそれぞれにおける駆動端子14D、第1機能端子14Fa、及び第2機能端子14Fbの配置が、基板本体10の中心Oに対して点対称かつ中心Oを軸として4回対称である構成を例として説明した。しかし、そのような構成に限定されることなく、例えば図8に示すように、4つの分割領域D1~D4のそれぞれにおける駆動端子14D、第1機能端子14Fa、及び第2機能端子14Fbの配置が、基板本体10の中心Oに対して点対称かつ第1仮想線L1及び第2仮想線L2に対して線対称であっても良い。この例の場合のように、第1機能端子14Faと第2機能端子14Fbとは、必ずしも、各辺S1~S4に沿って交互に配置されなくても良い。また、少なくとも4つの分割領域D1~D4のそれぞれにおける駆動端子14Dの配置が基板本体10の中心Oに対して点対称となっていれば、第1機能端子14Fa及び第2機能端子14Fbはランダムに配置されても良い。
[0052]
(2)上記の実施形態では、基板本体10の4つの角C1~C4のそれぞれに最も近い位置に駆動端子14Dが配置されている構成を例として説明した。しかし、そのような構成に限定されることなく、少なくとも4つの分割領域D1~D4のそれぞれにおける駆動端子14Dの配置が基板本体10の中心Oに対して点対称となっていれば、例えば基板本体10の4つの角C1~C4のそれぞれに最も近い位置に機能端子14Fが配置されても良い。
[0053]
(3)上記の実施形態では、基板本体10の4つの角C1~C4をそれぞれ含む角部領域Rc1~Rc4において、複数の端子列14Rに亘って駆動端子14Dが配置されている構成を例として説明した。しかし、そのような構成に限定されることなく、例えば各角部領域Rc1~Rc4において、駆動端子14Dが1列だけに配置されても良い。
[0054]
(4)上記の実施形態では、各辺中央領域Rs1~Rs4において、駆動端子14Dが、各辺S1~S4の全体に亘って各辺S1~S4に沿って1列に並ぶように配置されている構成を例として説明した。しかし、そのような構成に限定されることなく、例えば各辺中央領域Rs1~Rs4において、駆動端子14Dが、1列の中で1つおきに配置されても良い(図11を参照)。或いは、各辺中央領域Rs1~Rs4において、駆動端子14Dが、2列に亘って交互に(ジグザグ状に)配置されても良い。
[0055]
(5)上記の実施形態では、各辺中央領域Rs1~Rs4に駆動端子14Dもが配置される構成を例として説明した。しかし、そのような構成に限定されることなく、例えば各辺中央領域Rs1~Rs4には、駆動端子14Dが配置されずに、例えば図9に示すように機能端子14Fだけが配置されても良い。この場合において、図示の例のように、第1機能端子14Faと第2機能端子14Fbとが、各辺中央領域Rs1~Rs4の全域で千鳥状に配列されても良い。
[0056]
(6)上記の実施形態では、各辺中央領域Rs1~Rs4において、機能端子14Fの配置密度が駆動端子14Dの配置密度よりも高くなっている構成を例として説明した。しかし、そのような構成に限定されることなく、例えば各辺中央領域Rs1~Rs4において、機能端子14Fの配置密度と駆動端子14Dの配置密度とが同等であっても良いし、機能端子14Fの配置密度が駆動端子14Dの配置密度よりも低くても良い。
[0057]
(7)上記の実施形態では、各辺中央領域Rs1~Rs4において、第1機能端子14Faの配置間隔ΔDaと、第2機能端子14Fbの配置間隔ΔDbとが同等となっている構成を例として説明した。しかし、そのような構成に限定されることなく、各辺中央領域Rs1~Rs4における第1機能端子14Faの配置間隔ΔDaと第2機能端子14Fbの配置間隔ΔDbとが互いに異なっても良い。
[0058]
(8)上記の実施形態では、各辺中央領域Rs1~Rs4において、各辺S1~S4に沿って第1機能端子14Faと第2機能端子14Fbとが交互に配置されている構成を例として説明した。しかし、そのような構成に限定されることなく、例えば各辺中央領域Rs1~Rs4において、各辺S1~S4に沿って2つの第1機能端子14Faと2つの第2機能端子14Fbとが交互に配置される等しても良い。
[0059]
(9)上記の実施形態では、各辺S1~S4に直交する方向に、第1機能端子14Faと第2機能端子14Fbとが隣接するように配置されている構成を例として説明した。しかし、そのような構成に限定されることなく、例えば図10に示すように、各辺S1~S4に直交する方向に、複数の第1機能端子14Faが隣接するとともに複数の第2機能端子14Fbが隣接するように配置されも良い。このように、各辺S1~S4に直交する方向に、同種の接続端子14が隣接するように配置されても良い。
[0060]
(10)上記の実施形態では、機能端子14Fが第1機能端子14Fa及び第2機能端子14Fbだけを含む構成を例として説明した。しかし、そのような構成に限定されることなく、例えば機能端子14Fが第3機能端子14Fc(「機能別端子」の他の一例)をさらに含んで構成されても良い。このような場合には、第3機能端子14Fcは、例えば図11に示すように、各辺中央領域Rs1~Rs4において駆動端子14Dと交互に1列をなすように配置されても良い。或いは、例えば図12に示すように、各辺中央領域Rs1~Rs4には駆動端子14Dが設けられないような構成において、第1機能端子14Faと第2機能端子14Fbと第3機能端子14Fcとが規則的に順次ずれながら均等に配置されても良い。
[0061]
(11)上記の実施形態において、無ピン端子14Nに隣接する接続端子14が有ピン端子14Pであり、かつ、基板本体10の4つの角C1~C4のそれぞれに最も近い位置に有ピン端子14Pが配置されていれば、4つの分割領域D1~D4のそれぞれにおける有ピン端子14Pの配置は基板本体10の中心Oに対して点対称でなくても良い。
[0062]
(12)上述した各実施形態(上記の実施形態及びその他の実施形態を含む;以下同様)で開示される構成は、矛盾が生じない限り、他の実施形態で開示される構成と組み合わせて適用することも可能である。その他の構成に関しても、本明細書において開示された実施形態は全ての点で例示であって、本開示の趣旨を逸脱しない範囲内で適宜改変することが可能である。
[0063]
〔実施形態の概要〕
 以上をまとめると、本開示に係る第1の回路基板は、好適には、以下の各構成を備える。
[0064]
 平面視が矩形状に形成され、上面(10a)に半導体モジュール(3)が搭載され、下面(10b)に複数の接続端子(14)が設けられた回路基板(1)であって、
 少なくとも一部の前記接続端子(14)には、前記下面(10b)から突出する接続ピン(16)が設けられ、
 複数の前記接続端子(14)には、前記半導体モジュール(3)を駆動するための駆動端子(14D)と、前記半導体モジュール(3)と他の機能部とを接続するための機能端子(14F)と、が含まれ、
 前記下面(10b)の各辺(S1~S4)の中央を通るとともに前記下面(10b)の中心(O)で交差する2本の仮想線(L1,L2)で前記下面(10b)を4分割した分割領域(D1~D4)のそれぞれにおける前記駆動端子(14D)の配置が、前記下面(10b)の中心(O)に対して点対称となっている。
[0065]
 この構成によれば、4つの分割領域(D1~D4)のそれぞれにおける駆動端子(14D)の配置が下面(10b)の中心(O)に対して点対称となっているので、仮に一部の機能端子(14F)について接続ピン(16)を設けなかったとしても、システム基板等の他の基板との接続時に回路基板(1)が傾きにくい。よって、使用しない端子が一部に存在する場合でも他の基板との接続時に傾きにくい回路基板(1)を実現することができる。
[0066]
 一態様として、
 前記下面(10b)の角(C1~C4)に最も近い位置に前記駆動端子(14D)が配置されていることが好ましい。
[0067]
 この構成によれば、矩形状の回路基板(1)の最外方に位置する少なくとも4点で当該回路基板(1)が接続ピン(16)によって支持されることになるので、他の基板との接続時における回路基板(1)の傾きを効果的に抑制することができる。
[0068]
 一態様として、
 複数の前記接続端子(14)は、前記下面(10b)の各辺(S1~S4)に沿って前記下面(10b)の外縁側から複数の端子列(14R)を形成するように配置され、
 前記下面(10b)の角(C1~C4)を含む角部領域(Rc1~Rc4)において、複数の前記端子列(14R)に亘って前記駆動端子(14D)が配置されていることが好ましい。
[0069]
 この構成によれば、矩形状の回路基板(1)の4隅のより広い領域で当該回路基板(1)が接続ピン(16)によって支持されることになるので、他の基板との接続時における回路基板(1)の傾きを効果的に抑制することができる。
[0070]
 一態様として、
 前記駆動端子(14D)が、前記下面(10b)の各辺(S1~S4)に沿って並ぶように配置されていることが好ましい。
[0071]
 この構成によれば、矩形状の回路基板(1)の4辺のそれぞれに沿って当該回路基板(1)が接続ピン(16)によって支持されることになるので、他の基板との接続時における回路基板(1)の傾きを効果的に抑制することができるとともに、加熱時に回路基板(1)が反るのを抑制することができる。
[0072]
 一態様として、
 前記下面(10b)の各辺(S1~S4)に沿う外縁側の領域であって前記各辺(S1~S4)の中央を含む各辺中央領域(Rs1~Rs4)において、前記機能端子(14F)の配置密度が、前記駆動端子(14D)の配置密度よりも高いことが好ましい。
[0073]
 この構成によれば、他の基板との接続時の回路基板(1)の傾きに与える影響を小さく抑えつつ、多くの機能端子(14F)を配置することができる。
[0074]
 一態様として、
 前記機能端子(14F)には、前記半導体モジュール(3)に接続される第1の機能部に対応する第1機能端子(14Fa)と、前記半導体モジュール(3)に接続される第2の機能部に対応する第2機能端子(14Fb)と、が含まれ、
 前記下面(10b)の中の前記機能端子(14F)が配置される機能端子配置領域の中で、前記第1機能端子(14Fa)と前記第2機能端子(14Fb)とが交互に配置されていることが好ましい。
[0075]
 この構成によれば、各機能端子配置領域において不要な機能端子(14F)に接続ピン(16)を設けない場合でも、回路基板(1)の全体が接続ピン(16)によって略均等に支持されることになる。よって、他の基板との接続時における回路基板(1)の傾きを効果的に抑制することができるとともに、加熱時に回路基板(1)が反るのを抑制することができる。
[0076]
 一態様として、
 前記機能端子(14F)には、前記半導体モジュール(3)に接続される第1の機能部に対応する第1機能端子(14Fa)と、前記半導体モジュール(3)に接続される第2の機能部に対応する第2機能端子(14Fb)と、が含まれ、
 前記下面(10b)の中の前記機能端子(14F)が配置される機能端子配置領域の中で、前記第1機能端子(14Fa)の配置間隔(ΔDa)と、前記第2機能端子(14Fb)の配置間隔(ΔDb)とが同等となっていることが好ましい。
[0077]
 この構成によれば、各機能端子配置領域において不要な機能端子(14F)に接続ピン(16)を設けない場合でも、回路基板(1)の全体が接続ピン(16)によって略均等に支持されることになる。よって、他の基板との接続時における回路基板(1)の傾きを効果的に抑制することができるとともに、加熱時に基板が反るのを抑制することができる。
[0078]
 一態様として、
 複数の前記接続端子(14)は、前記下面(10b)の各辺(S1~S4)に沿って前記下面(10b)の外縁側から複数の端子列(14R)を形成するように配置され、
 前記機能端子(14F)には、前記半導体モジュール(3)が実行する複数の機能のそれぞれに対応する複数種類の機能別端子が含まれ、
 複数の前記端子列(14R)のそれぞれにおいて、2種類の前記機能別端子が交互に配置されていることが好ましい。
[0079]
 この構成によれば、不要な機能端子(14F)に接続ピン(16)を設けない場合でも、回路基板(1)の全体が接続ピン(16)によって略均等に支持されることになる。よって、他の基板との接続時における回路基板(1)の傾きを効果的に抑制することができるとともに、加熱時に回路基板(1)が反るのを抑制することができる。
[0080]
 一態様として、
 前記駆動端子(14D)と、複数種類の前記機能別端子と、をそれぞれ異なる種類の前記接続端子(14)とみなして、
 前記下面(10b)の各辺(S1~S4)に直交する方向に、互いに異なる種類の前記接続端子(14)が隣接するように配置されていることが好ましい。
[0081]
 この構成によれば、不要な機能端子(14F)に接続ピン(16)を設けない場合でも、回路基板(1)の全体が接続ピン(16)によってさらに均等に支持されることになる。よって、他の基板との接続時における回路基板(1)の傾きをさらに効果的に抑制することができるとともに、加熱時に回路基板(1)が反るのを効果的に抑制することができる。
[0082]
 なお、上述した各構成の第1の回路基板においては、
 前記分割領域として、第1分割領域(D1)と、前記第1分割領域(D1)に対して2本の前記仮想線(L1,L2)のうちの一方(L2)を挟んで隣接する第2分割領域(D2)と、前記第2分割領域(D2)に対して2本の前記仮想線(L1,L2)のうちの他方(L1)を挟んで隣接する第3分割領域(D3)と、前記第3分割領域(D3)及び前記第1分割領域(D1)の両方に隣接する第4分割領域(D4)と、が設けられ、
 前記第1分割領域(D1)と前記第3分割領域(D3)との間で前記駆動端子(14D)の配置が前記下面(10b)の中心(O)に対して点対称であり、かつ、前記第2分割領域(D2)と前記第4分割領域(D4)との間で前記駆動端子(14D)の配置が前記下面(10b)の中心(O)に対して点対称となっていることが好ましい。
[0083]
 また、本開示に係る第2の回路基板は、好適には、以下の構成を備える。
[0084]
 平面視が矩形状に形成され、上面(10a)に半導体モジュール(3)が搭載され、下面(10b)に複数の接続端子(14)が設けられた回路基板(1)であって、
 複数の前記接続端子(14)には、前記下面(10b)から突出する接続ピン(16)が設けられた有ピン端子(14P)と、前記接続ピン(16)が設けられていない無ピン端子(14N)と、が含まれ、
 前記下面(10b)の各辺(S1~S4)の中央を通るとともに前記下面(10b)の中心(O)で交差する2本の仮想線(L1,L2)で前記下面(10b)を4分割した分割領域(D1~D4)のそれぞれにおける前記有ピン端子(14P)の配置が、前記下面(10b)の中心(O)に対して点対称となっている。
[0085]
 この構成によれば、4つの分割領域(D1~D4)のそれぞれにおける有ピン端子(14P)の配置が下面(10b)の中心(O)に対して点対称となっているので、複数の接続端子(14)のうちの一部が無ピン端子(14N)でも、システム基板等の他の基板との接続時に回路基板(1)が傾きにくい。よって、他の基板との接続時に傾きにくい回路基板(1)を実現することができる。
[0086]
 なお、上述した第2の回路基板においては、
 前記分割領域として、第1分割領域(D1)と、前記第1分割領域(D1)に対して2本の前記仮想線(L1,L2)のうちの一方(L2)を挟んで隣接する第2分割領域(D2)と、前記第2分割領域(D2)に対して2本の前記仮想線(L1,L2)のうちの他方(L1)を挟んで隣接する第3分割領域(D3)と、前記第3分割領域(D3)及び前記第1分割領域(D1)の両方に隣接する第4分割領域(D4)と、が設けられ、
 前記第1分割領域(D1)と前記第3分割領域(D3)との間で有ピン端子(14P)の配置が前記下面(10b)の中心(O)に対して点対称であり、かつ、前記第2分割領域(D2)と前記第4分割領域(D4)との間で有ピン端子(14P)の配置が前記下面(10b)の中心(O)に対して点対称となっていることが好ましい。
[0087]
 また、本開示に係る第3の回路基板は、好適には、以下の構成を備える。
[0088]
 平面視が矩形状に形成され、上面(10a)に半導体モジュール(3)が搭載され、下面(10b)に複数の接続端子(14)が設けられた回路基板(1)であって、
 複数の前記接続端子(14)には、前記下面(10b)から突出する接続ピン(16)が設けられた有ピン端子(14P)と、前記接続ピン(16)が設けられていない無ピン端子(14N)と、が含まれ、
 前記無ピン端子(14N)に隣接する前記接続端子(14)は、前記有ピン端子(14P)であり、
 前記下面(10b)の角(C1~C4)に最も近い位置に前記有ピン端子(14P)が配置されている。
[0089]
 この構成によれば、無ピン端子(14N)が互いに隣接してまとまることなく分散して配置され、かつ、矩形状の回路基板(1)の最外方に位置する少なくとも4点に配置されるので、回路基板(1)の全体が接続ピン(16)によって略均等に支持されることになる。このため、複数の接続端子(14)のうちの一部が無ピン端子(14N)でも、システム基板等の他の基板との接続時に回路基板(1)が傾きにくい。よって、他の基板との接続時に傾きにくい回路基板(1)を実現することができる。また、加熱時に回路基板(1)が反るのを抑制することができる。
[0090]
 一態様として、
 前記下面(10b)の各辺(S1~S4)の中央を通るとともに前記下面(10b)の中心(O)で交差する2本の仮想線(L1,L2)で前記下面(10b)を4分割した分割領域(D1~D4)のそれぞれにおける前記有ピン端子(14P)の配置が、前記下面(10b)の中心(O)に対して点対称となっていることが好ましい。
[0091]
 この構成によれば、4つの分割領域(D1~D4)のそれぞれにおける有ピン端子(14P)の配置が下面(10b)の中心(O)に対して点対称となっているので、回路基板(1)の全体が接続ピン(16)によって略均等に支持されることになる。よって、他の基板との接続時における回路基板(1)の傾きを効果的に抑制することができる。
[0092]
 具体的には、
 前記分割領域として、第1分割領域(D1)と、前記第1分割領域(D1)に対して2本の前記仮想線(L1,L2)のうちの一方(L2)を挟んで隣接する第2分割領域(D2)と、前記第2分割領域(D2)に対して2本の前記仮想線(L1,L2)のうちの他方(L1)を挟んで隣接する第3分割領域(D3)と、前記第3分割領域(D3)及び前記第1分割領域(D1)の両方に隣接する第4分割領域(D4)と、が設けられ、
 前記第1分割領域(D1)と前記第3分割領域(D3)との間で有ピン端子(14P)の配置が前記下面(10b)の中心(O)に対して点対称であり、かつ、前記第2分割領域(D2)と前記第4分割領域(D4)との間で有ピン端子(14P)の配置が前記下面(10b)の中心(O)に対して点対称となっていることが好ましい。
[0093]
 一態様として、
 複数の前記接続端子(14)は、前記下面(10b)の各辺(S1~S4)に沿って前記下面(10b)の外縁側から複数の端子列(14R)を形成するように配置され、
 前記下面(10b)の角(C1~C4)を含む角部領域(Rc1~Rc4)において、複数の前記端子列(14R)に亘って前記有ピン端子(14P)が配置されていることが好ましい。
[0094]
 この構成によれば、矩形状の回路基板(1)の4隅のより広い領域で当該回路基板(1)が接続ピン(16)によって支持されることになるので、他の基板との接続時における回路基板(1)の傾きを効果的に抑制することができる。
[0095]
 一態様として、
 前記有ピン端子(14P)が、前記下面(10b)の各辺(S1~S4)に沿って並ぶように配置されていることが好ましい。
[0096]
 この構成によれば、矩形状の回路基板(1)の4辺のそれぞれに沿って当該回路基板(1)が接続ピン(16)によって支持されることになるので、他の基板との接続時における回路基板(1)の傾きを効果的に抑制することができるとともに、加熱時に回路基板(1)が反るのを抑制することができる。
[0097]
 また、本開示に係る回路基板の設計方法は、好適には、以下の構成を備える。
[0098]
 平面視が矩形状に形成され、上面(10a)に半導体モジュール(3)が搭載され、下面(10b)に複数の接続端子(14)が設けられ、少なくとも一部の前記接続端子(14)に前記下面(10b)から突出する接続ピン(16)が設けられた回路基板(1)の設計方法であって、
 複数の前記接続端子(14)を、それぞれ、前記半導体モジュール(3)を駆動するための駆動端子(14D)と、前記半導体モジュール(3)と他の機能部とを接続するための機能端子(14F)と、に振り分け、
 前記下面(10b)の各辺(S1~S4)の中央を通るとともに前記下面(10b)の中心(O)で交差する2本の仮想線(L1,L2)で前記下面(10b)を4分割した分割領域(D1~D4)のそれぞれにおける前記駆動端子(14D)の配置が、前記下面(10b)の中心(O)に対して点対称となるように、前記駆動端子(14D)と前記機能端子(14F)とを配置する。
[0099]
 この設計方法に基づいて作製される回路基板(1)は、4つの分割領域(D1~D4)のそれぞれにおける駆動端子(14D)の配置が下面(10b)の中心(O)に対して点対称となるので、仮に一部の機能端子(14F)について接続ピン(16)を設けなかったとしても、システム基板等の他の基板との接続時に傾きにくい。よって、使用しない端子が一部に存在する場合でも他の基板との接続時に傾きにくい回路基板(1)を作製することができる。
[0100]
 なお、上述した回路基板の設計方法においては、
 前記分割領域として、第1分割領域(D1)と、前記第1分割領域(D1)に対して2本の前記仮想線(L1,L2)のうちの一方(L2)を挟んで隣接する第2分割領域(D2)と、前記第2分割領域(D2)に対して2本の前記仮想線(L1,L2)のうちの他方(L1)を挟んで隣接する第3分割領域(D3)と、前記第3分割領域(D3)及び前記第1分割領域(D1)の両方に隣接する第4分割領域(D4)と、が設けられ、
 前記第1分割領域(D1)と前記第3分割領域(D3)との間で前記駆動端子(14D)の配置が前記下面(10b)の中心(O)に対して点対称であり、かつ、前記第2分割領域(D2)と前記第4分割領域(D4)との間で前記駆動端子(14D)の配置が前記下面(10b)の中心(O)に対して点対称となるように、前記駆動端子(14D)と前記機能端子(14F)とを配置することが好ましい。
[0101]
 また、本開示に係る半導体装置は、好適には、以下の構成を備える。
[0102]
 本開示に係る半導体装置(100)は、
 平面視が矩形状に形成され、上面(10a)に半導体モジュール(3)が搭載され、下面(10b)に複数の接続端子(14)が設けられた回路基板(1)と、
 前記回路基板(1)が複数の前記接続端子(14)を介して表面実装される主基板(90)と、を備え、
 前記主基板(90)上に、電源部(81)と、クロック部(82)と、リセット部(83)と、が配置され、
 前記主基板(90)に、オーディオ機能部(71)及びカメラ機能部(72)とそれぞれ接続される基板端子(91a,91b)が設けられ、
 少なくとも一部の前記接続端子(14)には、前記下面(10b)から突出する接続ピン(16)が設けられ、
 複数の前記接続端子(14)には、前記半導体モジュール(3)と、前記電源部(81)、前記クロック部(82)、及び前記リセット部(83)とを接続するための駆動端子(14D)と、前記半導体モジュール(3)と前記基板端子(91a,91b)とを接続するための機能端子(14F)と、が含まれ、
 前記回路基板(1)において、前記下面(10b)の各辺(S1~S4)の中央を通るとともに前記下面(10b)の中心(O)で交差する2本の仮想線(L1,L2)で前記下面(10b)を4分割した分割領域(D1~D4)のそれぞれにおける前記駆動端子(14D)の配置が、前記下面(10b)の中心(O)に対して点対称となっている。
[0103]
 この構成によれば、4つの分割領域(D1~D4)のそれぞれにおける駆動端子(14D)の配置が下面(10b)の中心(O)に対して点対称となっているので、仮にオーディオ機能部(71)及びカメラ機能部(72)のうちのいずれかが不要である場合に、その不要な機能部に対応する機能端子(14F)について接続ピン(16)を設けなかったとしても、回路基板(1)と主基板(90)との接続時に回路基板(1)が傾きにくい。よって、不良品の発生率を低く抑えて製造コストの低減を図ることができるとともに、半導体装置(100)の信頼性を高めることができる。
[0104]
 なお、上述した半導体装置においては、
 前記分割領域として、第1分割領域(D1)と、前記第1分割領域(D1)に対して2本の前記仮想線(L1,L2)のうちの一方(L2)を挟んで隣接する第2分割領域(D2)と、前記第2分割領域(D2)に対して2本の前記仮想線(L1,L2)のうちの他方(L1)を挟んで隣接する第3分割領域(D3)と、前記第3分割領域(D3)及び前記第1分割領域(D1)の両方に隣接する第4分割領域(D4)と、が設けられ、
 前記回路基板(1)において、前記第1分割領域(D1)と前記第3分割領域(D3)との間で前記駆動端子(14D)の配置が前記下面(10b)の中心(O)に対して点対称であり、かつ、前記第2分割領域(D2)と前記第4分割領域(D4)との間で前記駆動端子(14D)の配置が前記下面(10b)の中心(O)に対して点対称となっていることが好ましい。
[0105]
 本開示に係る回路基板及びその設計方法は、上述した各効果のうち、少なくとも1つを奏することができれば良い。

符号の説明

[0106]
1    回路基板
3    半導体モジュール
10   基板本体
10a  上面
10b  下面
14   接続端子
14D  駆動端子
14F  機能端子
14Fa 第1機能端子(機能別端子)
14Fb 第2機能端子(機能別端子)
14Fc 第3機能端子(機能別端子)
14P  有ピン端子
14N  無ピン端子
14R  端子列
16   接続ピン
71   DVDプレイヤー(オーディオ機能部)
72   後方カメラ(カメラ機能部)
81   電源部
82   クロック部
83   リセット部
90   システム基板(主基板)
91a  第1基板端子
91b  第2基板端子
92a  第1表層電極パターン
92b  第2表層電極パターン
92c  第3表層電極パターン
92d  第4表層電極パターン
92e  第5表層電極パターン
100  半導体装置
C1   第1角
C2   第2角
C3   第3角
C4   第4角
S1   第1辺
S2   第2辺
S3   第3辺
S4   第4辺
D1   第1分割領域(分割領域)
D2   第2分割領域(分割領域)
D3   第3分割領域(分割領域)
D4   第4分割領域(分割領域)
Rm   中央領域
Rs1  第1辺中央領域(機能端子配置領域)
Rs2  第2辺中央領域(機能端子配置領域)
Rs3  第3辺中央領域(機能端子配置領域)
Rs4  第4辺中央領域(機能端子配置領域)
Rc1  第1角部領域
Rc2  第2角部領域
Rc3  第3角部領域
Rc4  第4角部領域
L1   第1仮想線(2本の仮想線のうちの他方)
L2   第2仮想線(2本の仮想線のうちの一方)
O    中心
ΔDa  第1機能端子の配置間隔
ΔDb  第2機能端子の配置間隔

請求の範囲

[請求項1]
 平面視が矩形状に形成され、上面に半導体モジュールが搭載され、下面に複数の接続端子が設けられた回路基板であって、
 少なくとも一部の前記接続端子には、前記下面から突出する接続ピンが設けられ、
 複数の前記接続端子には、前記半導体モジュールを駆動するための駆動端子と、前記半導体モジュールと他の機能部とを接続するための機能端子と、が含まれ、
 前記下面の各辺の中央を通るとともに前記下面の中心で交差する2本の仮想線で前記下面を4分割した分割領域のそれぞれにおける前記駆動端子の配置が、前記下面の中心に対して点対称となっている、回路基板。
[請求項2]
 前記下面の角に最も近い位置に前記駆動端子が配置されている、請求項1に記載の回路基板。
[請求項3]
 複数の前記接続端子は、前記下面の各辺に沿って前記下面の外縁側から複数の端子列を形成するように配置され、
 前記下面の角を含む角部領域において、複数の前記端子列に亘って前記駆動端子が配置されている、請求項1又は2に記載の回路基板。
[請求項4]
 前記駆動端子が、前記下面の各辺に沿って並ぶように配置されている、請求項1から3のいずれか一項に記載の回路基板。
[請求項5]
 前記機能端子には、前記半導体モジュールに接続される第1の機能部に対応する第1機能端子と、前記半導体モジュールに接続される第2の機能部に対応する第2機能端子と、が含まれ、
 前記下面の中の前記機能端子が配置される機能端子配置領域の中で、前記第1機能端子と前記第2機能端子とが交互に配置されている、請求項1から4のいずれか一項に記載の回路基板。
[請求項6]
 複数の前記接続端子は、前記下面の各辺に沿って前記下面の外縁側から複数の端子列を形成するように配置され、
 前記機能端子には、前記半導体モジュールが実行する複数の機能のそれぞれに対応する複数種類の機能別端子が含まれ、
 複数の前記端子列のそれぞれにおいて、2種類の前記機能別端子が交互に配置されている、請求項1から5のいずれか一項に記載の回路基板。
[請求項7]
 前記駆動端子と、複数種類の前記機能別端子と、をそれぞれ異なる種類の前記接続端子とみなして、
 前記下面の各辺に直交する方向に、互いに異なる種類の前記接続端子が隣接するように配置されている、請求項6に記載の回路基板。
[請求項8]
 前記分割領域として、第1分割領域と、前記第1分割領域に対して2本の前記仮想線のうちの一方を挟んで隣接する第2分割領域と、前記第2分割領域に対して2本の前記仮想線のうちの他方を挟んで隣接する第3分割領域と、前記第3分割領域及び前記第1分割領域の両方に隣接する第4分割領域と、が設けられ、
 前記第1分割領域と前記第3分割領域との間で前記駆動端子の配置が前記下面の中心に対して点対称であり、かつ、前記第2分割領域と前記第4分割領域との間で前記駆動端子の配置が前記下面の中心に対して点対称となっている請求項1から7のいずれか一項に記載の回路基板。
[請求項9]
 平面視が矩形状に形成され、上面に半導体モジュールが搭載され、下面に複数の接続端子が設けられた回路基板であって、
 複数の前記接続端子には、前記下面から突出する接続ピンが設けられた有ピン端子と、前記接続ピンが設けられていない無ピン端子と、が含まれ、
 前記無ピン端子に隣接する前記接続端子は、前記有ピン端子であり、
 前記下面の角に最も近い位置に前記有ピン端子が配置されている、回路基板。
[請求項10]
 前記下面の各辺の中央を通るとともに前記下面の中心で交差する2本の仮想線で前記下面を4分割した分割領域のそれぞれにおける前記有ピン端子の配置が、前記下面の中心に対して点対称となっている、請求項9に記載の回路基板。
[請求項11]
 前記分割領域として、第1分割領域と、前記第1分割領域に対して2本の前記仮想線のうちの一方を挟んで隣接する第2分割領域と、前記第2分割領域に対して2本の前記仮想線のうちの他方を挟んで隣接する第3分割領域と、前記第3分割領域及び前記第1分割領域の両方に隣接する第4分割領域と、が設けられ、
 前記第1分割領域と前記第3分割領域との間で前記有ピン端子の配置が前記下面の中心に対して点対称であり、かつ、前記第2分割領域と前記第4分割領域との間で前記有ピン端子の配置が前記下面の中心に対して点対称となっている請求項10に記載の回路基板。
[請求項12]
 複数の前記接続端子は、前記下面の各辺に沿って前記下面の外縁側から複数の端子列を形成するように配置され、
 前記下面の角を含む角部領域において、複数の前記端子列に亘って前記有ピン端子が配置されている、請求項9から11のいずれか一項に記載の回路基板。
[請求項13]
 前記有ピン端子が、前記下面の各辺に沿って並ぶように配置されている、請求項9から12のいずれか一項に記載の回路基板。
[請求項14]
 平面視が矩形状に形成され、上面に半導体モジュールが搭載され、下面に複数の接続端子が設けられ、少なくとも一部の前記接続端子に前記下面から突出する接続ピンが設けられた回路基板の設計方法であって、
 複数の前記接続端子を、それぞれ、前記半導体モジュールを駆動するための駆動端子と、前記半導体モジュールと他の機能部とを接続するための機能端子と、に振り分け、
 前記下面の各辺の中央を通るとともに前記下面の中心で交差する2本の仮想線で前記下面を4分割した分割領域のそれぞれにおける前記駆動端子の配置が、前記下面の中心に対して点対称となるように、前記駆動端子と前記機能端子とを配置する、回路基板の設計方法。
[請求項15]
 平面視が矩形状に形成され、上面に半導体モジュールが搭載され、下面に複数の接続端子が設けられた回路基板と、
 前記回路基板が複数の前記接続端子を介して表面実装される主基板と、を備え、
 前記主基板上に、電源部と、クロック部と、リセット部と、が配置され、
 前記主基板に、オーディオ機能部及びカメラ機能部とそれぞれ接続される基板端子が設けられ、
 少なくとも一部の前記接続端子には、前記下面から突出する接続ピンが設けられ、
 複数の前記接続端子には、前記半導体モジュールと、前記電源部、前記クロック部、及び前記リセット部とを接続するための駆動端子と、前記半導体モジュールと前記基板端子とを接続するための機能端子と、が含まれ、
 前記回路基板において、前記下面の各辺の中央を通るとともに前記下面の中心で交差する2本の仮想線で前記下面を4分割した分割領域のそれぞれにおける前記駆動端子の配置が、前記下面の中心に対して点対称となっている、半導体装置。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]