Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019063203) INSTRUCTION DE TEST DE PROFONDEUR D'IMBRICATION DE TRANSACTION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/063203 N° de la demande internationale : PCT/EP2018/072560
Date de publication : 04.04.2019 Date de dépôt international : 21.08.2018
CIB :
G06F 9/38 (2018.01) ,G06F 9/30 (2018.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9
Dispositions pour la commande par programme, p.ex. unité de commande
06
utilisant un programme emmagasiné, c. à. d. utilisant une unité de stockage interne de l'équipement de traitement de données pour recevoir et conserver le programme
30
Dispositions pour exécuter des instructions machine, p.ex. le décodage des instructions
38
Exécution simultanée d'instructions
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9
Dispositions pour la commande par programme, p.ex. unité de commande
06
utilisant un programme emmagasiné, c. à. d. utilisant une unité de stockage interne de l'équipement de traitement de données pour recevoir et conserver le programme
30
Dispositions pour exécuter des instructions machine, p.ex. le décodage des instructions
Déposants :
ARM LIMITED [GB/GB]; 110 Fulbourn Road Cherry Hinton Cambridge CB1 9NJ, GB
Inventeurs :
MAGKLIS, Grigorios; GB
HORSNELL, Matthew James; GB
DIESTELHORST, Stephan; GB
Mandataire :
BERRYMAN, Robert; GB
Données relatives à la priorité :
17386030.529.09.2017EP
Titre (EN) TRANSACTION NESTING DEPTH TESTING INSTRUCTION
(FR) INSTRUCTION DE TEST DE PROFONDEUR D'IMBRICATION DE TRANSACTION
Abrégé :
(EN) In a system providing transactional memory support, a transaction nesting depth testing instruction is provided for triggering processing circuitry (4) to set at least one status value to one of a plurality of states depending on a transaction nesting depth indicative of a number of executed transaction start instructions of a given thread for which the corresponding transaction remains unaborted and uncommitted, the plurality of states including a first state selected when the transaction nesting depth is 1 and at least one further state selected when the transaction nesting depth is greater than or less than 1. The ISA supported enables the setting of the at least one status value and a conditional branch conditional on the at least one status value being in the first state to be performed in response to a single transaction nesting depth testing instruction and a single conditional branch instruction.
(FR) Selon la présente invention, dans un système fournissant un support de mémoire transactionnelle, une instruction de test de profondeur d'imbrication de transaction est fournie pour déclencher un ensemble de circuits de traitement (4) afin de paramétrer au moins une valeur d'état à l'un d'une pluralité d'états en fonction d'une profondeur d'imbrication de transaction indiquant un certain nombre d'instructions de début de transaction exécutées d'un fil d'exécution donné pour lequel la transaction correspondante reste non engagée et non abandonnée, la pluralité d'états comprenant un premier état sélectionné lorsque la profondeur d'imbrication de transaction est 1 et au moins un autre état sélectionné lorsque la profondeur d'imbrication de transaction est supérieure ou égale à 1. L'ISA prise en charge permet le paramétrage desdites valeurs d'état et d'une branche conditionnelle conditionnelle sur ladite valeur d'état dans le premier état à exécuter en réponse à une instruction d'essai de profondeur d'imbrication de transaction unique et une instruction de branche conditionnelle unique.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)