Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019062738) TRANSISTOR À COUCHES MINCES, SUBSTRAT DE RÉSEAU ET APPAREIL D'AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/062738 N° de la demande internationale : PCT/CN2018/107513
Date de publication : 04.04.2019 Date de dépôt international : 26.09.2018
CIB :
H01L 29/786 (2006.01) ,H01L 29/423 (2006.01) ,H01L 27/12 (2006.01) ,G02F 1/1368 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
40
Electrodes
41
caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative
423
ne transportant pas le courant à redresser, à amplifier ou à commuter
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
12
le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
G PHYSIQUE
02
OPTIQUE
F
DISPOSITIFS OU SYSTÈMES DONT LE FONCTIONNEMENT OPTIQUE EST MODIFIÉ PAR CHANGEMENT DES PROPRIÉTÉS OPTIQUES DU MILIEU CONSTITUANT CES DISPOSITIFS OU SYSTÈMES ET DESTINÉS À LA COMMANDE DE L'INTENSITÉ, DE LA COULEUR, DE LA PHASE, DE LA POLARISATION OU DE LA DIRECTION DE LA LUMIÈRE, p.ex. COMMUTATION, OUVERTURE DE PORTE, MODULATION OU DÉMODULATION; TECHNIQUES NÉCESSAIRES AU FONCTIONNEMENT DE CES DISPOSITIFS OU SYSTÈMES; CHANGEMENT DE FRÉQUENCE; OPTIQUE NON LINÉAIRE; ÉLÉMENTS OPTIQUES LOGIQUES; CONVERTISSEURS OPTIQUES ANALOGIQUES/NUMÉRIQUES
1
Dispositifs ou systèmes pour la commande de l'intensité, de la couleur, de la phase, de la polarisation ou de la direction de la lumière arrivant d'une source de lumière indépendante, p.ex. commutation, ouverture de porte ou modulation; Optique non linéaire
01
pour la commande de l'intensité, de la phase, de la polarisation ou de la couleur
13
basés sur des cristaux liquides, p.ex. cellules d'affichage individuelles à cristaux liquides
133
Dispositions relatives à la structure; Excitation de cellules à cristaux liquides; Dispositions relatives aux circuits
136
Cellules à cristaux liquides associées structurellement avec une couche ou un substrat semi-conducteurs, p.ex. cellules faisant partie d'un circuit intégré
1362
Cellules à adressage par une matrice active
1368
dans lesquelles l'élément de commutation est un dispositif à trois électrodes
Déposants :
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No.10 Jiuxianqiao Rd. Chaoyang District Beijing 100015, CN
重庆京东方光电科技有限公司 CHONGQING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国重庆市 北碚区水土高新技术产业园云汉大道7号 No.7 Yunhan Rd., Shuitu Hi-tech Industrial Zone Beibei District Chongqing 400714, CN
Inventeurs :
王骏 WANG, Jun; CN
黄中浩 HUANG, Zhonghao; CN
赵永亮 ZHAO, Yongliang; CN
林承武 RIM, Seungmoo; CN
Mandataire :
北京三高永信知识产权代理有限责任公司 BEIJING SAN GAO YONG XIN INTELLECTUAL PROPERTY AGENCY CO., LTD.; 中国北京市 海淀区学院路蓟门里和景园A座1单元102室 A-1-102,He Jing Yuan, Ji Men Li, Xueyuan Road Haidian District Beijing 100088, CN
Données relatives à la priorité :
201721240582.626.09.2017CN
Titre (EN) THIN-FILM TRANSISTOR, ARRAY SUBSTRATE AND DISPLAY APPARATUS
(FR) TRANSISTOR À COUCHES MINCES, SUBSTRAT DE RÉSEAU ET APPAREIL D'AFFICHAGE
(ZH) 薄膜晶体管、阵列基板和显示装置
Abrégé :
(EN) A thin-film transistor, an array substrate and a display apparatus. The thin-film transistor comprises a base substrate (100), a gate electrode layer (101), a gate insulation layer (102), an active layer (103) and a source/drain electrode layer (104), wherein the gate electrode layer (101) comprises a first gate electrode layer (1011) and a second gate electrode layer (1012), which is between the first gate electrode layer (1011) and the gate insulation layer (102), and the first gate electrode layer (1011) is a metal layer and the second gate electrode layer (1012) is a doped semiconductor material layer. The gate insulation layer is generally made of a material such as silicon dioxide or silicon nitride; a semiconductor material layer is arranged between the first gate electrode layer and the gate insulation layer; and an interface between a gate electrode and the gate insulation layer in a related design is changed to a semiconductor/SiO(or SiN) interface from a metal/SiO(or SiN) interface, such that the defect density between the gate electrode and the gate insulation layer is reduced, and an interface state is reduced. Additionally, by adjusting the doping amount of a semiconductor at the second gate electrode layer, a threshold voltage of the manufactured TFT can be adjusted.
(FR) La présente invention concerne un transistor à couches minces, un substrat de réseau et un appareil d'affichage. Le transistor à couches minces comprend un substrat de base (100), une couche d'électrode de grille (101), une couche d'isolation de grille (102), une couche active (103) et une couche d'électrode de source/drain (104), la couche d'électrode de grille (101) comprenant une première couche d'électrode de grille (1011) et une seconde couche d'électrode de grille (1012), qui se trouve entre la première couche d'électrode de grille (1011) et la couche d'isolation de grille (102), et la première couche d'électrode de grille (1011) est une couche métallique et la seconde couche d'électrode de grille (1012) est une couche de matériau semi-conducteur dopé. La couche d'isolation de grille est généralement constituée d'un matériau tel que du dioxyde de silicium ou du nitrure de silicium ; une couche de matériau semi-conducteur est disposée entre la première couche d'électrode de grille et la couche d'isolation de grille ; et une interface entre une électrode de grille et la couche d'isolation de grille dans une conception associée est changée en un semi-conducteur/SiO (ou SiN) à partir d'une interface métal/SiO (ou SiN), de telle sorte que la densité de défauts entre l'électrode de grille et la couche d'isolation de grille est réduite, et un état d'interface est réduit. De plus, en ajustant la quantité de dopage d'un semi-conducteur au niveau de la seconde couche d'électrode de grille, une tension de seuil du TFT fabriqué peut être ajustée.
(ZH) 一种薄膜晶体管、阵列基板和显示装置。薄膜晶体管包括衬底基板(100)、栅极层(101)、栅极绝缘层(102)、有源层(103)和源漏极层(104),栅极层(101)包括第一栅极层(1011)、以及在第一栅极层(1011)和栅极绝缘层(102)之间的第二栅极层(1012),第一栅极层(1011)为金属层,第二栅极层(1012)为掺杂的半导体材料层。栅极绝缘层通常为二氧化硅、氮化硅等材料,在第一栅极层和栅极绝缘层之间设置半导体材料层,将相关设计中栅极与栅极绝缘层界面从金属/SiO(或SiN)界面变更为半导体/SiO(或SiN)界面,从而降低了栅极和栅极绝缘层之间的缺陷密度,降低了界面态。另外,通过调整第二栅极层的半导体的掺杂量,可以调整制作出的TFT的阈值电压。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)