Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019062240) STRUCTURE DE BOÎTIER DE SYSTÈME SUR TRANCHE ET DISPOSITIF ÉLECTRONIQUE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/062240 N° de la demande internationale : PCT/CN2018/093769
Date de publication : 04.04.2019 Date de dépôt international : 29.06.2018
CIB :
H01L 23/31 (2006.01) ,H01L 21/50 (2006.01) ,H01L 21/56 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
28
Capsulations, p.ex. couches de capsulation, revêtements
31
caractérisées par leur disposition
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
56
Capsulations, p.ex. couches de capsulation, revêtements
Déposants :
中芯集成电路(宁波)有限公司 NINGBO SEMICONDUCTOR INTERNATIONAL CORPORATION [CN/CN]; 中国浙江省宁波市 北仑区小港街道安居路335号3幢、4幢、5幢 Building 3, Building 4 And Building 5, 335 Anju Road, Xiaogang Street, Beilun District Ningbo, Zhejiang 315800, CN
Inventeurs :
刘孟彬 LIU, Mengbin; CN
Mandataire :
北京市磐华律师事务所 P. C. & ASSOCIATES; 中国北京市 朝阳区建国门外大街22号赛特大厦901-902室 Room 901-902, Scitech Tower No.22 Jian Guo Men Wai Avenue, Chao Yang District Beijing 100004, CN
Données relatives à la priorité :
201710917071.130.09.2017CN
201710919199.130.09.2017CN
201810070260.424.01.2018CN
Titre (EN) WAFER-LEVEL SYSTEM PACKAGE STRUCTURE AND ELECTRONIC DEVICE
(FR) STRUCTURE DE BOÎTIER DE SYSTÈME SUR TRANCHE ET DISPOSITIF ÉLECTRONIQUE
(ZH) 一种晶圆级系统封装结构和电子装置
Abrégé :
(EN) Provided in the present invention are a wafer-level system package structure and an electronic device, comprising: a substrate, formed with multiple first chips, the first chips grown by using semiconductor processing; and a package layer, embedded with multiple second chips, the package layer covering the substrate and the first chips. At least one second chip is electrically connected to at least one first chip by means of a conductive bump, and the first chip and the second chip which are in electric connection have an overlapping part. According to the wafer-level system package structure of the present invention, the wafer-level package and a system integration method are combined to obtain the advantages of multiple chips being integrated and package fabrication being completed on the substrate.
(FR) La présente invention concerne une structure de boîtier de système sur tranche et un dispositif électronique, comprenant : un substrat, formé avec de multiples premières puces, les premières puces cultivées à l'aide d'un traitement de semi-conducteurs ; et une couche d'encapsulation, intégrée à de multiples secondes puces, la couche d'encapsulation recouvrant le substrat et les premières puces. Au moins une seconde puce est électroconnectée à au moins une première puce au moyen d'une bosse conductrice, et la première puce et la seconde puce qui sont en connexion électrique ont une partie de chevauchement Selon la structure de boîtier de système sur tranche de la présente invention, le boîtier sur tranche et un procédé d'intégration de système sont combinés pour obtenir les avantages de multiples puces qui sont intégrées et la fabrication de boîtier est achevée sur le substrat.
(ZH) 本发明提供一种晶圆级系统封装结构和电子装置,包括:形成有多个第一芯片的衬底,所述第一芯片利用半导体工艺生长而成;内嵌有多个第二芯片的封装层,所述封装层覆盖所述衬底和所述第一芯片;至少其中一个所述第二芯片与至少其中一个所述第一芯片通过导电凸块电连接,电连接的第一芯片和第二芯片具有重叠部分。根据本发明的晶圆级系统封装结构,使晶圆级封装与系统集成方法相结合,同时实现了多种芯片的集成和在衬底上完成封装制造优势。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)