Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019062238) PROCÉDÉ D'ENCAPSULATION DE SYSTÈME DE NIVEAU DE TRANCHE ET STRUCTURE D'ENCAPSULATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/062238 N° de la demande internationale : PCT/CN2018/093684
Date de publication : 04.04.2019 Date de dépôt international : 29.06.2018
CIB :
H01L 23/498 (2006.01) ,H01L 25/00 (2006.01) ,H01L 21/60 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48
Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
488
formées de structures soudées
498
Connexions électriques sur des substrats isolants
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
60
Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
Déposants :
中芯集成电路(宁波)有限公司 NINGBO SEMICONDUCTOR INTERNATIONAL CORPORATION [CN/CN]; 中国浙江省宁波市 北仑区小港街道安居路335号3幢、4幢、5幢 Building 3, Building 4 and Building 5, 335 Anju Road, Xiaogang Street, Beilun District Ningbo, Zhejiang 315800, CN
Inventeurs :
刘孟彬 LIU, Mengbin; CN
Mandataire :
北京市磐华律师事务所 P. C. & ASSOCIATES; 中国北京市 朝阳区建国门外大街22号赛特大厦901-902室 Room 901-902, Scitech Tower No.22 Jian Guo Men Wai Avenue Chao Yang District Beijing 100004, CN
Données relatives à la priorité :
201710917071.130.09.2017CN
201710919199.130.09.2017CN
201810070263.824.01.2018CN
Titre (EN) WAFER LEVEL SYSTEM PACKAGING METHOD AND PACKAGE STRUCTURE
(FR) PROCÉDÉ D'ENCAPSULATION DE SYSTÈME DE NIVEAU DE TRANCHE ET STRUCTURE D'ENCAPSULATION
(ZH) 一种晶圆级系统封装方法以及封装结构
Abrégé :
(EN) Provided in the invention are a wafer level system packaging method and package structure. The package structure comprises: forming a substrate having a plurality of first chips, the first chips being grown using a semiconductor process; and embedding a package layer having a plurality of second chips, the package layer covering the substrate and the first chips; wherein at least one of the second chips is electrically connected to at least one of the first chips, and the first chips and the second chips are mutually staggered and electrically connected by an electrical connection structure. The wafer level system packaging method of the present invention combines wafer level packaging and system packaging methods, and has the advantage of simultaneous integration of various chips and completing packaging on a wafer.
(FR) L'invention porte sur un procédé d'encapsulation de système de niveau de tranche et sur une structure d'encapsulation. La structure d'encapsulation comprend : la formation d'un substrat comportant une pluralité de premières puces, les premières puces étant développées à l'aide d'un processus semi-conducteur ; et l'incorporation d'une couche d'encapsulation comportant une pluralité de secondes puces, la couche d'encapsulation recouvrant le substrat et les premières puces, au moins une des secondes puces étant électriquement connectée à au moins une puce parmi les premières puces, et les premières et secondes puces étant mutuellement décalées et électriquement connectées au moyen d'une structure de connexion électrique. Le procédé d'encapsulation de système de niveau de tranche de la présente invention combine des procédés d'encapsulation de niveau de tranche et d'encapsulation de système, et présente l'avantage d'une intégration simultanée de diverses puces et d'achever une encapsulation sur une tranche.
(ZH) 本发明提供一种晶圆级系统封装方法以及封装结构,所述封装结构包括:形成有多个第一芯片的衬底,所述第一芯片利用半导体工艺生长而成;内嵌有多个第二芯片的封装层,所述封装层覆盖所述衬底和所述第一芯片;至少其中一个所述第二芯片与至少其中一个所述第一芯片电连接,所述第一芯片和所述第二芯片相互错开,通过电连接结构电连接。本发明的晶圆级系统封装方法,使用晶圆级封装和系统封装方法相结合,同时实现了多种芯片的集成和在晶圆上完成封装制造的优势。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)