Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019050625) CIRCUIT D'ÉCRITURE SUR ET DE LECTURE À PARTIR D'UN RÉSEAU DE CELLULES DE MÉMOIRE RÉSISTIVE À ACCÈS ALÉATOIRE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/050625 N° de la demande internationale : PCT/US2018/042342
Date de publication : 14.03.2019 Date de dépôt international : 16.07.2018
CIB :
G11C 13/02 (2006.01) ,G11C 5/02 (2006.01) ,G11C 5/04 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
13
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage non couverts par les groupes G11C11/, G11C23/ ou G11C25/197
02
utilisant des éléments dont le fonctionnement dépend d'un changement chimique
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
5
Détails de mémoires couverts par le groupe G11C11/71
02
Disposition d'éléments d'emmagasinage, p.ex. sous la forme d'une matrice
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
5
Détails de mémoires couverts par le groupe G11C11/71
02
Disposition d'éléments d'emmagasinage, p.ex. sous la forme d'une matrice
04
Supports pour éléments d'emmagasinage; Montage ou fixation d'éléments d'emmagasinage sur de tels supports
Déposants :
SILICON STORAGE TECHNOLOGY, INC. [US/US]; 450 Holger Way San Jose, CA 95134, US
Inventeurs :
TRAN, Hieu, Van; US
LY, Anh; US
VU, Thuan; US
HONG, Stanley; US
ZHOU, Feng; US
LIU, Xian; US
DO, Nhan; US
Mandataire :
YAMASHITA, Brent; US
Données relatives à la priorité :
15/701,07111.09.2017US
Titre (EN) CIRCUITRY FOR WRITING TO AND READING FROM AN ARRAY OF RESISTIVE RANDOM ACCESS MEMORY CELLS
(FR) CIRCUIT D'ÉCRITURE SUR ET DE LECTURE À PARTIR D'UN RÉSEAU DE CELLULES DE MÉMOIRE RÉSISTIVE À ACCÈS ALÉATOIRE
Abrégé :
(EN) Numerous embodiments of circuitry for writing to and reading from resistive random access memory cells are disclosed. Various architectures and layouts for an array of resistive access memory cells also are disclosed.
(FR) Selon de nombreux modes de réalisation, l'invention concerne des circuits d'écriture sur et de lecture à partir de cellules de mémoire résistive à accès aléatoire. L'invention concerne également diverses architectures et agencements pour un réseau de cellules de mémoire à accès résistif.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)