Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019050477) BOÎTIER DE CIRCUIT INTÉGRÉ PHOTONIQUE ET SON PROCÉDÉ DE FORMATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/050477 N° de la demande internationale : PCT/SG2018/050445
Date de publication : 14.03.2019 Date de dépôt international : 03.09.2018
CIB :
G02B 6/42 (2006.01) ,H01L 21/56 (2006.01)
G PHYSIQUE
02
OPTIQUE
B
ÉLÉMENTS, SYSTÈMES OU APPAREILS OPTIQUES
6
Guides de lumière; Détails de structure de dispositions comprenant des guides de lumière et d'autres éléments optiques, p.ex. des moyens de couplage
24
Couplage de guides de lumière
42
Couplage de guides de lumière avec des éléments opto-électroniques
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
56
Capsulations, p.ex. couches de capsulation, revêtements
Déposants :
AGENCY FOR SCIENCE, TECHNOLOGY AND RESEARCH [SG/SG]; 1 Fusionopolis Way, #20-10 Connexis North Tower, Singapore 138632, SG
Inventeurs :
LIM, Teck Guan; SG
BHATTACHARYA, Surya; SG
Mandataire :
VIERING, JENTSCHURA & PARTNER LLP; P.O. Box 1088 Rochor Post Office Rochor Road Singapore 911833, SG
Données relatives à la priorité :
10201707236R06.09.2017SG
Titre (EN) PHOTONIC INTEGRATED CIRCUIT PACKAGE AND METHOD OF FORMING THE SAME
(FR) BOÎTIER DE CIRCUIT INTÉGRÉ PHOTONIQUE ET SON PROCÉDÉ DE FORMATION
Abrégé :
(EN) Various embodiments may relate to a method of forming a photonic integrated circuit package (PIC). The method may include forming a redistribution layer (RDL) over a carrier. The method may also include forming a through hole or cavity on the redistribution layer. The method may additionally include providing a stop-ring structure, the stop-ring structure including a ring of suitable material, the stop-ring structure defining a hollow space, over the redistribution layer so that the hollow space is over the through hole or cavity. The method may further include arranging a photonic integrated circuit (PIC) die over the redistribution layer so that the photonic integrated circuit (PIC) die is on the stop-ring structure. The method may also include forming a molded package by forming a mold structure to at least partially cover the photonic integrated circuit (PIC) die to form the photonic integrated circuit package.
(FR) Divers modes de réalisation peuvent concerner un procédé de formation d'un boîtier de circuit intégré photonique (PIC). Le procédé peut comprendre la formation d'une couche de redistribution (RDL) sur un support. Le procédé peut également comprendre la formation d'un trou traversant ou d'une cavité sur la couche de redistribution. Le procédé peut en outre comprendre la fourniture d'une structure d'anneau d'arrêt, la structure d'anneau d'arrêt comprenant un anneau constitué d'un matériau approprié, la structure d'anneau d'arrêt définissant un espace creux, sur la couche de redistribution de sorte que l'espace creux se trouve au-dessus du trou traversant ou de la cavité. Le procédé peut en outre comprendre l'agencement d'une puce de circuit intégré photonique (PIC) sur la couche de redistribution de telle sorte que la puce de circuit intégré photonique (PIC) se trouve sur la structure d'anneau d'arrêt. Le procédé peut également comprendre la formation d'un boîtier moulé par formation d'une structure de moule pour recouvrir au moins partiellement la puce de circuit intégré photonique (PIC) pour former le boîtier de circuit intégré photonique.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)