Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019048987) DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/048987 N° de la demande internationale : PCT/IB2018/056565
Date de publication : 14.03.2019 Date de dépôt international : 29.08.2018
CIB :
H01L 21/8242 (2006.01) ,H01L 21/8234 (2006.01) ,H01L 27/06 (2006.01) ,H01L 27/108 (2006.01) ,H01L 29/786 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
82
pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822
le substrat étant un semi-conducteur, en utilisant une technologie au silicium
8232
Technologie à effet de champ
8234
Technologie MIS
8239
Structures de mémoires
8242
Structures de mémoires dynamiques à accès aléatoire (DRAM)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
82
pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822
le substrat étant un semi-conducteur, en utilisant une technologie au silicium
8232
Technologie à effet de champ
8234
Technologie MIS
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
06
comprenant une pluralité de composants individuels dans une configuration non répétitive
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
10
comprenant une pluralité de composants individuels dans une configuration répétitive
105
comprenant des composants à effet de champ
108
Structures de mémoires dynamiques à accès aléatoire
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
Déposants :
株式会社半導体エネルギー研究所 SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP/JP]; 神奈川県厚木市長谷398 398, Hase, Atsugi-shi, Kanagawa 2430036, JP
Inventeurs :
松嵜隆徳 MATSUZAKI, Takanori; JP
浅見良信 ASAMI, Yoshinobu; JP
松林大介 MATSUBAYASHI, Daisuke; JP
大貫達也 ONUKI, Tatsuya; JP
Données relatives à la priorité :
2017-17123806.09.2017JP
Titre (EN) SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置、および半導体装置の作製方法
Abrégé :
(EN) Provided is a semiconductor device that can be miniaturized or highly integrated. The present invention comprises a first transistor, a second transistor, a capacitor, and first through third conductors. The first transistor has a first gate, a source, and a drain. The second transistor has a second gate, a third gate upon the second gate, and first and second low-resistance regions, and has an oxide sandwiched between the second gate and the third gate. The capacitor has a first electrode, a second electrode and an insulator sandwiched therebetween. The first low-resistance region overlaps the first gate. The first conductor is electrically connected to the first gate, and is connected to the bottom surface of the first low-resistance region. The capacitor overlaps the first low-resistance region. The first electrode of the capacitor is electrically connected to the first low-resistance region. The second conductor is electrically connected to the drain. The third conductor overlaps the second conductor and is connected to the second conductor and the side surface of the second low-resistance region.
(FR) La présente invention concerne un dispositif à semi-conducteur qui peut être miniaturisé ou hautement intégré. Le dispositif à semi-conducteurs comprend un premier transistor, un second transistor, un condensateur, et de premier à troisième conducteurs. Le premier transistor a une première grille, une source et un drain. Le second transistor a une seconde grille, une troisième grille sur la seconde grille, et des première et seconde régions de faible résistance, et a un oxyde pris en sandwich entre la seconde grille et la troisième grille. Le condensateur comporte une première électrode, une seconde électrode, et un isolant pris en sandwich entre celles-ci. La première région de faible résistance chevauche la première grille. Le premier conducteur est électroconnecté à la première grille, et est connecté à la surface inférieure de la première région de faible résistance. Le condensateur chevauche la première région de faible résistance. La première électrode du condensateur est électroconnectée à la première région de faible résistance. Le second conducteur est électroconnecté au drain. Le troisième conducteur chevauche le second conducteur et est connecté au second conducteur et à la surface latérale de la seconde région de faible résistance.
(JA) 要約書 微細化または高集積化が可能な半導体装置を提供する。 第1のトランジスタ、 第2のトランジスタ、 容量、 および第1乃至第3の導電体を有し、 第1のトラ ンジスタは、第1のゲート、ソース、およびドレインを有し、第2のトランジスタは、第2のゲート、 第2のゲート上の第3のゲート、 および第1および第2の低抵抗領域を有し、 かつ第2のゲートと第 3のゲートの間に挟まれた酸化物を有し、 容量は、 第1の電極、 第2の電極、 およびこれらに挟まれ た絶縁体を有し、 第1の低抵抗領域は、 第1のゲートと重畳し、 第1の導電体は、 第1のゲートと電 気的に接続し、かつ、第1の低抵抗領域の底面と接続し、容量は、第1の低抵抗領域と重畳し、容量 の第1の電極は、第1の低抵抗領域と電気的に接続し、第2の導電体は、ドレインと電気的に接続し、 第3の導電体は、 第2の導電体と重畳し、 かつ、 第2の導電体、 および第2の低抵抗領域の側面と接 続する。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)