Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019046723) ADRESSAGE RELATIF DE POINTEUR GLOBAL IMPLICITE POUR ACCÈS À LA MÉMOIRE GLOBALE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/046723 N° de la demande internationale : PCT/US2018/049099
Date de publication : 07.03.2019 Date de dépôt international : 31.08.2018
CIB :
G06F 9/30 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9
Dispositions pour la commande par programme, p.ex. unité de commande
06
utilisant un programme emmagasiné, c. à. d. utilisant une unité de stockage interne de l'équipement de traitement de données pour recevoir et conserver le programme
30
Dispositions pour exécuter des instructions machine, p.ex. le décodage des instructions
Déposants :
MIPS TECH, LLC [US/US]; 3201 Scott Blvd. Santa Clara, CA 95054, US
Inventeurs :
ROBINSON, James, Hippisley; US
TAYLOR, Morgyn; US
FORTUNE, Matthew; GB
FUHLER, Richard; US
PATEL, Sanjay; US
Mandataire :
ADAMS, R., Dean; US
Données relatives à la priorité :
62/552,85531.08.2017US
Titre (EN) IMPLICIT GLOBAL POINTER RELATIVE ADDRESSING FOR GLOBAL MEMORY ACCESS
(FR) ADRESSAGE RELATIF DE POINTEUR GLOBAL IMPLICITE POUR ACCÈS À LA MÉMOIRE GLOBALE
Abrégé :
(EN) Instruction set architectures (ISAs) and apparatus and methods related thereto comprise an instruction set that includes one or more instructions which identify the global pointer (GP) register as an operand (e.g., base register or source register) of the instruction. Identification can be implicit. By implicitly identifying the GP register as an operand of the instruction, one or more bits of the instruction that were dedicated to explicitly identifying the operand (e.g., base register or source register) can be used to extend the size of one or more other operands, such as the offset or immediate, to provide longer offsets or immediates.
(FR) L'invention concerne des architectures de jeu d'instructions (ISA) et un appareil et des procédés associés qui comportent un jeu d'instructions qui comprend une ou plusieurs instructions qui identifient le registre de pointeur global (GP) en tant qu'opérande (par exemple, registre de base ou registre source) de l'instruction. L'identification peut être implicite. Par identification implicite du registre GP en tant qu'opérande de l'instruction, un ou plusieurs bits de l'instruction qui ont été réservés à l'identification explicite de l'opérande (par exemple, registre de base ou registre source) peuvent être utilisés pour étendre la taille d'un ou de plusieurs autres opérandes, tels que l'opérande de décalage ou l'opérande immédiat, pour fournir des opérandes de décalage ou des opérandes immédiats plus longs.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)