Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019046629) DISPOSITIFS À SEMI-CONDUCTEUR, TRANSISTORS HYBRIDES ET PROCÉDÉS ASSOCIÉS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/046629 N° de la demande internationale : PCT/US2018/048934
Date de publication : 07.03.2019 Date de dépôt international : 30.08.2018
CIB :
H01L 29/786 (2006.01) ,H01L 27/105 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
10
comprenant une pluralité de composants individuels dans une configuration répétitive
105
comprenant des composants à effet de champ
Déposants :
MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way Mailstop 1-507 Boise, Idaho 83707, US
Inventeurs :
KARDA, Kamal M.; US
LIU, Haitao; US
RAMASWAMY, Durai Vishak Nirmal; US
Mandataire :
GUTKE, Steven W.; US
BACA, Andrew J.; US
ZIEGLER, Bailey M.; US
BEZDJIAN, Daniel J.; US
BAKER, Gregory C.; US
FLORES, Jesse M.; US
GUNN, J. Jeffrey; US
HAMER, Katherine A.; US
SCHIERMAN, Elizabeth Herbst; US
WALKOWSKI, Joseph A.; US
WATSON, James C.; US
WHITLOCK, Nathan E.; US
WOODHOUSE, Kyle M.; US
Données relatives à la priorité :
16/118,11030.08.2018US
62/552,82431.08.2017US
Titre (EN) SEMICONDUCTOR DEVICES, HYBRID TRANSISTORS, AND RELATED METHODS
(FR) DISPOSITIFS À SEMI-CONDUCTEUR, TRANSISTORS HYBRIDES ET PROCÉDÉS ASSOCIÉS
Abrégé :
(EN) A semiconductor device is disclosed. The semiconductor device includes a hybrid transistor including a gate electrode, a drain material, a source material, and a channel material operatively coupled between the drain material and the source material. The source material and the drain material include a low bandgap high mobility material relative to the channel material that is high bandgap low mobility material. Memory arrays, semiconductor devices, and systems incorporating memory cells, and hybrid transistors are also disclosed, as well as related methods for forming and operating such devices.
(FR) La présente invention concerne un dispositif à semi-conducteur. Le dispositif à semi-conducteur comprend un transistor hybride comprenant une électrode grille, un matériau drain, un matériau source et un matériau de canal fonctionnellement couplé entre le matériau drain et le matériau source. Le matériau source et le matériau drain comprennent un matériau à mobilité élevée à bande interdite faible par rapport au matériau de canal qui est un matériau à faible mobilité à bande interdite élevée. L'invention concerne également des matrices mémoires, des dispositifs à semi-conducteur et des systèmes comportant des cellules de mémoire, et des transistors hybrides, ainsi que des procédés associés pour former et faire fonctionner de tels dispositifs.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)