Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019046402) PROCÉDÉS DE PRODUCTION DE TROUS D'INTERCONNEXION DÉVELOPPÉS AUTO-ALIGNÉS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/046402 N° de la demande internationale : PCT/US2018/048509
Date de publication : 07.03.2019 Date de dépôt international : 29.08.2018
CIB :
H01L 21/768 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71
Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
768
Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
Déposants :
MICROMATERIALS LLC [US/US]; 2711 Centerville Road, Suite 400 Wilmington, Delaware 19808, US
Inventeurs :
ZHANG, Ying; US
FREED, Regina; US
INGLE, Nitin K.; US
HWANG, Ho-yung; US
MITRA, Uday; US
MALLICK, Abhijit Basu; US
Mandataire :
WRIGHT, Jonathan B.; US
Données relatives à la priorité :
62/552,79331.08.2017US
Titre (EN) METHODS OF PRODUCING SELF-ALIGNED GROWN VIA
(FR) PROCÉDÉS DE PRODUCTION DE TROUS D'INTERCONNEXION DÉVELOPPÉS AUTO-ALIGNÉS
Abrégé :
(EN) Methods and apparatus to form fully self-aligned vias are described. Portions of first conductive lines are recessed in a first insulating layer on a substrate. A first metal film is formed in the recessed portions of the first conductive lines and pillars are formed from the first metal film. A second insulating layer is deposited around the pillars. The pillars are removed to form vias in the second insulating layer. A third insulating layer is deposited in the vias and an overburden is formed on the second insulating layer. Portions of the overburden are selectively etched from the second insulating layer to expose the second insulating layer and the filled vias and leaving portions of the third insulating layer on the second insulating layer. The third insulating layer is etched from the filled vias to form a via opening to the first conductive line.
(FR) L'invention concerne des procédés et un appareil pour former des trous d'interconnexion entièrement auto-alignés. Des parties de premières lignes conductrices sont renfoncées dans une première couche isolante sur un substrat. Un premier film métallique est formé dans les parties renfoncées des premières lignes conductrices et des piliers sont formés à partir du premier film métallique. Une seconde couche isolante est déposée autour des piliers. Les piliers sont retirés pour former des trous d'interconnexion dans la seconde couche isolante. Une troisième couche isolante est déposée dans les trous d'interconnexion et une couverture est formée sur la seconde couche isolante. Des parties de la couverture sont sélectivement gravées à partir de la seconde couche isolante pour exposer la seconde couche isolante et les trous d'interconnexion remplis et laissant des parties de la troisième couche isolante sur la seconde couche isolante. La troisième couche isolante est gravée à partir des trous d'interconnexion remplis pour former une ouverture d'interconnexion sur la première ligne conductrice.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)