Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019046111) ACCESSIBILITÉ À UN RÉSEAU DE MÉMOIRES
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/046111 N° de la demande internationale : PCT/US2018/047862
Date de publication : 07.03.2019 Date de dépôt international : 24.08.2018
CIB :
G06F 3/06 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
3
Dispositions d'entrée pour le transfert de données à traiter pour leur donner une forme utilisable par le calculateur; Dispositions de sortie pour le transfert de données de l'unité de traitement à l'unité de sortie, p.ex. dispositions d'interface
06
Entrée numérique à partir de, ou sortie numérique vers des supports d'enregistrement
Déposants :
MICRON TECHNOLOGY, INC. [US/US]; MAIL STOP 525 8000 SOUTH FEDERAL WAY P.O. BOX 6 BOISE, Idaho 83707-0006, US
Inventeurs :
PENNEY, Daniel B.; US
HOWE, Gary L.; US
Mandataire :
GALLUS, Nathan J.; US
Données relatives à la priorité :
15/691,48430.08.2017US
Titre (EN) MEMORY ARRAY ACCESSIBILITY
(FR) ACCESSIBILITÉ À UN RÉSEAU DE MÉMOIRES
Abrégé :
(EN) Apparatuses and methods for memory array accessibility can include an apparatus with an array of memory cells. The array can include a first portion accessible by a controller of the array and inaccessible to devices external to the apparatus. The array can include a second portion accessible to the devices external to the apparatus. The array can include a number of registers that store row address that indicate which portion of the array is the first portion. The apparatus can include the controller configured to access the number of registers to allow access to the second portion by the devices external to the apparatus based on the stored row addresses.
(FR) Selon la présente invention, des appareils et des procédés destinés à l’accessibilité à un réseau de mémoires peuvent comprendre un appareil ayant un réseau de cellules de mémoire. Le réseau peut comprendre une première partie accessible par un contrôleur du réseau et inaccessible à des dispositifs externes à l’appareil. Le réseau peut comprendre une seconde partie accessible aux dispositifs externes à l’appareil. Le réseau peut comprendre un certain nombre de registres qui stockent une adresse de rangée qui indique quelle partie du réseau est la première partie. L’appareil peut comprendre le contrôleur configuré pour accéder au nombre de registres pour permettre un accès à la seconde partie par les dispositifs externes à l’appareil sur la base des adresses de rangée stockées.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)