Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019046104) NIVELLEMENT D'USURE POUR ACCÈS ALÉATOIRE ET MÉMOIRE FERROÉLECTRIQUE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/046104 N° de la demande internationale : PCT/US2018/047790
Date de publication : 07.03.2019 Date de dépôt international : 23.08.2018
CIB :
G11C 11/22 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
11
Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants
21
utilisant des éléments électriques
22
utilisant des éléments ferro-électriques
Déposants :
MICRON TECHNOLOGY, INC. [US/US]; 8000 S. Federal Way Boise, Idaho 83716-9632, US
Inventeurs :
FACKENTHAL, Richard E.; US
VIMERCATI, Daniele; US
MILLS, Duane R.; US
Mandataire :
HARRIS, Philip W.; US
Données relatives à la priorité :
15/691,45430.08.2017US
Titre (EN) WEAR LEVELING FOR RANDOM ACCESS AND FERROELECTRIC MEMORY
(FR) NIVELLEMENT D'USURE POUR ACCÈS ALÉATOIRE ET MÉMOIRE FERROÉLECTRIQUE
Abrégé :
(EN) Methods, systems, and devices related to wear leveling for random access and ferroelectric memory are described. Non-volatile memory devices, e.g., ferroelectric random access memory (FeRAM) may utilize wear leveling to extend life time of the memory devices by avoiding reliability issues due to a limited cycling capability. A wear-leveling pool, or number of cells used for a wear-leveling application, may be expanded by softening or avoiding restrictions on a source page and a destination page within a same section of memory array. In addition, error correction code may be applied when moving data from the source page to the destination page to avoid duplicating errors present in the source page.
(FR) L'invention concerne des procédés, des systèmes et des dispositifs liés au nivellement d'usure pour accès aléatoire et mémoire ferroélectrique. Des dispositifs de mémoire non volatile, par exemple, une mémoire vive ferroélectrique (FeRAM) peuvent utiliser un nivellement d'usure pour prolonger la durée de vie des dispositifs de mémoire en évitant des problèmes de fiabilité dus à une capacité de cyclage limitée. Un groupe de nivellement d'usure, ou un certain nombre de cellules utilisées pour une application de nivellement d'usure, peut être étendu en adoucissant ou en évitant des restrictions sur une page source et une page de destination dans une même section de réseau de mémoire. De plus, un code de correction d'erreur peut être appliqué lors du déplacement de données de la page source vers la page de destination afin d'éviter la duplication d'erreurs présentes dans la page source.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)