Traitement en cours

Veuillez attendre...

Paramétrages

Paramétrages

Aller à Demande

1. WO2019046051 - APPAREILS ET PROCÉDÉS D'ARCHITECTURE DE MÉMOIRE PROTÉGÉE

Numéro de publication WO/2019/046051
Date de publication 07.03.2019
N° de la demande internationale PCT/US2018/047377
Date du dépôt international 21.08.2018
CIB
G11C 5/06 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
5Détails de mémoires couverts par le groupe G11C11/71
06Dispositions pour interconnecter électriquement des éléments d'emmagasinage
G11C 7/18 2006.01
GPHYSIQUE
11ENREGISTREMENT DE L'INFORMATION
CMÉMOIRES STATIQUES
7Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique
18Organisation de lignes de bits; Disposition de lignes de bits
CPC
G11C 11/1653
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
02using magnetic elements
16using elements in which the storage effect is based on magnetic spin effect
165Auxiliary circuits
1653Address circuits or decoders
G11C 11/1659
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
02using magnetic elements
16using elements in which the storage effect is based on magnetic spin effect
165Auxiliary circuits
1659Cell access
G11C 11/221
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
22using ferroelectric elements
221using ferroelectric capacitors
G11C 11/2253
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
22using ferroelectric elements
225Auxiliary circuits
2253Address circuits or decoders
G11C 11/2255
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
22using ferroelectric elements
225Auxiliary circuits
2253Address circuits or decoders
2255Bit-line or column circuits
G11C 11/2257
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
21using electric elements
22using ferroelectric elements
225Auxiliary circuits
2253Address circuits or decoders
2257Word-line or row circuits
Déposants
  • MICRON TECHNOLOGY, INC. [US]/[US]
Inventeurs
  • BEDESCHI, Ferdinando
  • DI VINCENZO, Umberto
  • VIMERCATI, Daniele
Mandataires
  • ENG, Kimton
  • ENG, Kimton
  • FAUTH D., Justen
  • ANDKEN, Kerry Lee
  • HEGSTROM, Brandon
  • CORDRAY, Michael S.
  • ITO, Mika
  • MA, Yue Matthew
  • MEIKLEJOHN, Paul T.
  • QUECAN, Andrew
  • WETZEL, Elen
  • SPAITH, Jennifer
  • STERN, Ronald
Données relatives à la priorité
15/691,05530.08.2017US
Langue de publication anglais (EN)
Langue de dépôt anglais (EN)
États désignés
Titre
(EN) APPARATUSES AND METHODS FOR SHIELDED MEMORY ARCHITECTURE
(FR) APPAREILS ET PROCÉDÉS D'ARCHITECTURE DE MÉMOIRE PROTÉGÉE
Abrégé
(EN)
Apparatuses and methods for memory that includes a first memory cell including a storage component having a first end coupled to a plate line and a second end coupled to a digit line, and a second memory cell including a storage component having a first end coupled to a digit line and a second end coupled to a plate line, wherein the digit line of the second memory cell is adjacent to the plate line of the first memory cell.
(FR)
L'invention concerne des appareils et des procédés de mémoire qui comprennent une première cellule de mémoire comprenant un composant de stockage comportant une première extrémité couplée à une ligne de plaque et une seconde extrémité couplée à une ligne de chiffres, et une seconde cellule de mémoire comprenant un composant de stockage comportant une première extrémité couplée à une ligne de chiffres et une seconde extrémité couplée à une ligne de plaque, la ligne de chiffres de la seconde cellule de mémoire étant adjacente à la ligne de plaque de la première cellule de mémoire.
Également publié en tant que
JP2020511781
Dernières données bibliographiques dont dispose le Bureau international