Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019046019) PUCES SEMI-CONDUCTRICES EMPILÉES COMPRENANT DES INDUCTANCES, ET PROCÉDÉS ASSOCIÉS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/046019 N° de la demande internationale : PCT/US2018/046807
Date de publication : 07.03.2019 Date de dépôt international : 16.08.2018
CIB :
H01L 25/065 (2006.01) ,H01L 23/00 (2006.01) ,H01L 49/02 (2006.01) ,H01L 23/31 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
03
les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes H01L27/-H01L51/132
04
les dispositifs n'ayant pas de conteneurs séparés
065
les dispositifs étant d'un type prévu dans le groupe H01L27/81
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
49
Dispositifs à l'état solide non couverts par les groupes H01L27/-H01L47/109; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
02
Dispositifs à film mince ou à film épais
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
28
Capsulations, p.ex. couches de capsulation, revêtements
31
caractérisées par leur disposition
Déposants :
MICRON TECHNOLOGY, INC. [US/US]; 8000 S. Federal Way, P.O. Box 6 Boise, ID 83707-0006, US
Inventeurs :
NAKANO, Eiichi; US
Mandataire :
PARKER, Paul, T.; US
ARAIZA, Alberto, G.; US
AI, Bing; US
ARNETT, Stephen, E.; US
SUMEDHA, Ahuja; US
Données relatives à la priorité :
15/693,03931.08.2017US
Titre (EN) STACKED SEMICONDUCTOR DIES INCLUDING INDUCTORS AND ASSOCIATED METHODS
(FR) PUCES SEMI-CONDUCTRICES EMPILÉES COMPRENANT DES INDUCTANCES, ET PROCÉDÉS ASSOCIÉS
Abrégé :
(EN) Several embodiments of the present technology are directed to semiconductor devices, systems including semiconductor devices, and methods of making and operating semiconductor devices. In some embodiments, a semiconductor device comprises a substrate, a first die mounted to the substrate and including first inductors, and a second die mounted to the first die in an offset position and including second inductors. The first inductors are at an active side of the first die, and the second inductors are at an active side of the second die. At least a portion of the first inductors are proximate and inductively coupled to the second inductors. The semiconductor device further comprises a first plurality of interconnects electrically coupling the substrate to the first die, and a second plurality of interconnects electrically coupling the second die to the substrate. The first plurality of interconnects extend from an upper surface of the substrate to the active side of the first die, and the second plurality of interconnects extend from the active side of the second die to the lower surface of the substrate.
(FR) Plusieurs modes de réalisation de la présente technologie concernent des dispositifs à semi-conducteurs, des systèmes comprenant des dispositifs à semi-conducteurs, et des procédés de fabrication et de fonctionnement de dispositifs à semi-conducteurs. Selon certains modes de réalisation, un dispositif à semi-conducteurs comprend un substrat, une première puce montée sur le substrat et comprenant des premières inductances, et une seconde puce montée sur la première puce dans une position décalée et comprenant des secondes inductances. Les premières inductances se trouvent sur un côté actif de la première puce, et les secondes inductances se trouvent sur un côté actif de la seconde puce. Au moins une partie des premières inductances est proche et couplée par induction aux secondes inductances. Le dispositif à semi-conducteurs comprend en outre une première pluralité d'interconnexions couplant électriquement le substrat à la première puce, et une seconde pluralité d'interconnexions couplant électriquement la seconde puce au substrat. La première pluralité d'interconnexions s'étendent depuis une surface supérieure du substrat jusqu'au côté actif de la première puce, et la seconde pluralité d'interconnexions s'étendent du côté actif de la seconde puce à la surface inférieure du substrat.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)