Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019045999) FOURNITURE D'UNE GESTION DE LA RÉCURSIVITÉ EFFICACE À L'AIDE DE PILES D'ADRESSES DE RETOUR COMPRESSÉES (CRAS) DANS DES SYSTÈMES À BASE DE PROCESSEUR
Dernières données bibliographiques dont dispose le Bureau internationalFormuler une observation

N° de publication : WO/2019/045999 N° de la demande internationale : PCT/US2018/046485
Date de publication : 07.03.2019 Date de dépôt international : 13.08.2018
CIB :
G06F 9/38 (2018.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9
Dispositions pour la commande par programme, p.ex. unité de commande
06
utilisant un programme emmagasiné, c. à. d. utilisant une unité de stockage interne de l'équipement de traitement de données pour recevoir et conserver le programme
30
Dispositions pour exécuter des instructions machine, p.ex. le décodage des instructions
38
Exécution simultanée d'instructions
Déposants :
QUALCOMM INCORPORATED [US/US]; ATTN: International IP Administration 5775 Morehouse Drive San Diego, California 92121-1714, US
Inventeurs :
KOTHINTI NARESH, Vignyan Reddy; US
KRISHNA, Anil; US
Mandataire :
OWENS, JR., Bruce, E.; US
Données relatives à la priorité :
15/690,81230.08.2017US
Titre (EN) PROVIDING EFFICIENT RECURSION HANDLING USING COMPRESSED RETURN ADDRESS STACKS (CRASS) IN PROCESSOR-BASED SYSTEMS
(FR) FOURNITURE D'UNE GESTION DE LA RÉCURSIVITÉ EFFICACE À L'AIDE DE PILES D'ADRESSES DE RETOUR COMPRESSÉES (CRAS) DANS DES SYSTÈMES À BASE DE PROCESSEUR
Abrégé :
(EN) Providing efficient recursion handling using compressed return address stacks (CRASs) in processor-based systems is disclosed. In one aspect, a processor-based system provides a branch prediction circuit including a CRAS. Each CRAS entry within the CRAS includes an address field and a counter field. When a call instruction is encountered, a return address of the call instruction is compared to the address field of a top CRAS entry indicated by a CRAS top-of-stack (TOS) index. If the return address matches the top CRAS entry, the counter field of the top CRAS entry is incremented instead of adding a new CRAS entry for the return address. When a return instruction is subsequently encountered in the instruction stream, the counter field of the top CRAS entry is decremented if its value is greater than zero (0), or, if not, the top CRAS entry is removed from the CRAS.
(FR) L'invention concerne la fourniture d'une gestion de la récursivité efficace à l'aide de piles d'adresses de retour compressées (CRAS) dans des systèmes à base de processeur. Selon un aspect, un système à base de processeur fournit un circuit de prédiction de branchement comportant une CRAS. Chaque élément de CRAS dans la CRAS comprend un champ d'adresse et un champ de compteur. Lorsqu'une instruction d'appel est rencontrée, une adresse de retour de l'instruction d'appel est comparée au champ d'adresse d'un élément de CRAS supérieur indiqué par un indice de haut de pile (TOS) de CRAS. Si l'adresse de retour correspond à l'élément de CRAS supérieur, le champ de compteur de l'élément de CRAS supérieur est incrémenté au lieu d'ajouter un nouvel élément de CRAS pour l'adresse de retour. Lorsqu'une instruction de retour est ensuite rencontrée dans le flux d'instructions, le champ de compteur de l'élément de CRAS supérieur est décrémenté si sa valeur est supérieure à zéro (0), ou, si tel n'est pas le cas, l'élément de CRAS supérieur est retiré de la CRAS.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : Anglais (EN)
Langue de dépôt : Anglais (EN)