Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019045905) APPAREILS AYANT DES CELLULES DE MÉMOIRE COMPORTANT DEUX TRANSISTORS ET UN CONDENSATEUR, ET DONT LES RÉGIONS DE CORPS DES TRANSISTORS SONT COUPLÉES À DES TENSIONS DE RÉFÉRENCE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/045905 N° de la demande internationale : PCT/US2018/043313
Date de publication : 07.03.2019 Date de dépôt international : 23.07.2018
CIB :
H01L 27/07 (2006.01) ,H01L 27/108 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
06
comprenant une pluralité de composants individuels dans une configuration non répétitive
07
les composants ayant une région active en commun
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
10
comprenant une pluralité de composants individuels dans une configuration répétitive
105
comprenant des composants à effet de champ
108
Structures de mémoires dynamiques à accès aléatoire
Déposants :
MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way Boise, ID 83716, US
Inventeurs :
KARDA, Kamal, M.; US
MOULI, Chandra; US
PULUGURTHA, Srinivas; US
GUPTA, Rajesh, N.; IN
Mandataire :
MATKIN, Mark, S.; US
HENDRICKSEN, Mark, W.; US
LATWESEN, David, G.; US
SHAURETTE, James, D.; US
GRZELAK, Keith, D.; US
Données relatives à la priorité :
62/552,99531.08.2017US
Titre (EN) APPARATUSES HAVING MEMORY CELLS WITH TWO TRANSISTORS AND ONE CAPACITOR, AND HAVING BODY REGIONS OF THE TRANSISTORS COUPLED WITH REFERENCE VOLTAGES
(FR) APPAREILS AYANT DES CELLULES DE MÉMOIRE COMPORTANT DEUX TRANSISTORS ET UN CONDENSATEUR, ET DONT LES RÉGIONS DE CORPS DES TRANSISTORS SONT COUPLÉES À DES TENSIONS DE RÉFÉRENCE
Abrégé :
(EN) Some embodiments include a memory cell with two transistors and one capacitor. The transistors are a first transistor and a second transistor. The capacitor has a first node coupled with a source/drain region of the first transistor, and has a second node coupled with a source/drain region of the second transistor. The memory cell has a first body region adjacent the source/drain region of the first transistor, and has a second body region adjacent the source/drain region of the second transistor. A first body connection line couples the first body region of the memory cell to a first reference voltage. A second body connection line couples the second body region of the memory cell to a second reference voltage. The first and second reference voltages may be the same as one another, or may be different from one another.
(FR) Certains modes de réalisation de la présente invention concernent une cellule de mémoire comportant deux transistors et un condensateur. Les transistors sont un premier transistor et un second transistor. Le condensateur comprend un premier nœud couplé à une région de source/drain du premier transistor, et comprend un second nœud couplé à une région de source/drain du second transistor. La cellule de mémoire comporte une première région de corps adjacente à la région de source/drain du premier transistor, et comporte une seconde région de corps adjacente à la région de source/drain du second transistor. Une première ligne de connexion de corps couple la première région de corps de la cellule de mémoire à une première tension de référence. Une seconde ligne de connexion de corps couple la seconde région de corps de la cellule de mémoire à une seconde tension de référence. Les première et seconde tensions de référence peuvent être identiques ou différentes.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)