Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019045882) CIRCUITS DE MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/045882 N° de la demande internationale : PCT/US2018/041312
Date de publication : 07.03.2019 Date de dépôt international : 09.07.2018
CIB :
G11C 5/06 (2006.01) ,G11C 5/02 (2006.01)
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
5
Détails de mémoires couverts par le groupe G11C11/71
06
Dispositions pour interconnecter électriquement des éléments d'emmagasinage
G PHYSIQUE
11
ENREGISTREMENT DE L'INFORMATION
C
MÉMOIRES STATIQUES
5
Détails de mémoires couverts par le groupe G11C11/71
02
Disposition d'éléments d'emmagasinage, p.ex. sous la forme d'une matrice
Déposants :
MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way Boise, ID 83716 (A Corporation of the State of Delaware), US
Inventeurs :
JUENGLING, Werner; US
Mandataire :
MATKIN, Mark, S.; US
HENDRICKSEN, Mark, W.; US
SHAURETTE, James, D.; US
GRZELAK, Keith, D.; US
LATWESEN, David, G.; US
Données relatives à la priorité :
62/551,73129.08.2017US
Titre (EN) MEMORY CIRCUITRY
(FR) CIRCUITS DE MÉMOIRE
Abrégé :
(EN) In some embodiments, memory circuitry comprises a pair of immediately-adjacent memory arrays having space laterally there-between. The memory arrays individually comprise memory cells individually having upper and lower elevationally-extending transistors and a capacitor elevationally there-between. The memory arrays comprise individual rows that (a) have an upper access line above and directly electrically coupled to a lower access line, and (b) are directly electrically coupled to one another across the space. The lower access line in one of the rows extends across the space from one of the memory arrays to the other of the memory arrays. Another of the rows comprises a conductive interconnect extending across a portion of the space. The conductive interconnect includes a horizontally-extending portion within the space that is laterally offset from the another row. Other aspects and implementations are disclosed.
(FR) Selon certains modes de réalisation, l'invention concerne des circuits de mémoire qui comprennent une paire de réseaux de mémoire immédiatement adjacents comportant un espace latéralement entre eux. Les réseaux de mémoire comprennent individuellement des cellules de mémoire comportant individuellement des transistors s'étendant en élévation supérieurs et inférieurs et un condensateur en élévation entre eux. Les réseaux de mémoire comprennent des rangées individuelles qui (a) comportent une ligne d'accès supérieure au-dessus et directement couplées électriquement à une ligne d'accès inférieure, et (b) sont directement couplées électriquement l'une à l'autre à travers l'espace. La ligne d'accès inférieure dans une des rangées s'étend à travers l'espace depuis l'un des réseaux de mémoire vers l'autre des réseaux de mémoire. Une autre des rangées comprend une interconnexion conductrice s'étendant à travers une partie de l'espace. L'interconnexion conductrice comprend une partie s'étendant horizontalement à l'intérieur de l'espace qui est latéralement décalée par rapport à l'autre rangée. L'invention concerne également d'autres aspects et mises en oeuvre.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)