Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019043822) DISPOSITIF D'ACCÈS MÉMOIRE, DISPOSITIF DE TRAITEMENT D'IMAGE ET DISPOSITIF D'IMAGERIE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/043822 N° de la demande internationale : PCT/JP2017/031108
Date de publication : 07.03.2019 Date de dépôt international : 30.08.2017
CIB :
G06F 12/00 (2006.01) ,G06F 13/28 (2006.01) ,G06F 13/30 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
12
Accès, adressage ou affectation dans des systèmes ou des architectures de mémoire
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13
Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
14
Traitement de demandes d'interconnexion ou de transfert
20
pour l'accès au bus d'entrée/sortie
28
utilisant le transfert par rafale, p.ex. acces direct à la mémoire, vol de cycle
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13
Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
14
Traitement de demandes d'interconnexion ou de transfert
20
pour l'accès au bus d'entrée/sortie
28
utilisant le transfert par rafale, p.ex. acces direct à la mémoire, vol de cycle
30
avec commande prioritaire
Déposants :
オリンパス株式会社 OLYMPUS CORPORATION [JP/JP]; 東京都八王子市石川町2951番地 2951, Ishikawa-machi, Hachioji-shi, Tokyo 1928507, JP
Inventeurs :
千田 和江 CHIDA Kazue; JP
上野 晃 UENO Akira; JP
本間 伸祐 HOMMA Shinsuke; JP
Mandataire :
棚井 澄雄 TANAI Sumio; JP
鈴木 三義 SUZUKI Mitsuyoshi; JP
高柴 忠夫 TAKASHIBA Tadao; JP
鈴木 史朗 SUZUKI Shirou; JP
Données relatives à la priorité :
Titre (EN) MEMORY ACCESS DEVICE, IMAGE PROCESSING DEVICE, AND IMAGING DEVICE
(FR) DISPOSITIF D'ACCÈS MÉMOIRE, DISPOSITIF DE TRAITEMENT D'IMAGE ET DISPOSITIF D'IMAGERIE
(JA) メモリアクセス装置、画像処理装置、および撮像装置
Abrégé :
(EN) The present invention comprises: a bus master that outputs an access request requesting access to a memory connected to a data bus; a read/write switching control unit that predicts the stopping of a process being performed on the data of the memory the bus master is accessing, and notifies which access request, among access requests of the bus master, is to have priority, between a read access request requesting read access for reading data from the memory and a write access request requesting write access for writing data to the memory; and a bus arbiter connected to the data bus, that arbitrates access requests to the memory, receives the access request that has priority as notified by the read/write switching control unit when requests for access to the memory, the requests being output from the bus master, are received, and controls the access to the memory in accordance with the received access requests.
(FR) L’invention comprend : un maître de bus qui génère une demande d'accès demandant l'accès à une mémoire connectée à un bus de données ; une unité de commande de commutation lecture/écriture qui prédit l'arrêt d'un processus en cours d’exécution sur les données de la mémoire à laquelle accède le maître de bus, puis notifie quelle demande d'accès, parmi les demandes d'accès du maître de bus, doit être prioritaire entre une demande d'accès en lecture demandant un accès en lecture pour lire des données à partir de la mémoire et une demande d'accès en écriture demandant un accès en écriture pour écrire des données dans la mémoire ; et un arbitre de bus, connecté au bus de données, qui arbitre les demandes d'accès à la mémoire, reçoit la demande d'accès prioritaire telle que notifiée par l'unité de commande de commutation lecture/écriture lors de la réception des demandes d'accès à la mémoire, lesdites demandes étant générées par le maître de bus, puis commande l'accès à la mémoire en fonction des demandes d'accès reçues.
(JA) データバスに接続されたメモリへのアクセスを要求するアクセス要求を出力するバスマスタと、バスマスタがアクセスするメモリのデータに対する処理の停止を予測し、バスマスタにおけるアクセス要求の内、メモリからデータを読み出すリードアクセスを要求するリードアクセス要求と、メモリにデータを書き込むライトアクセスを要求するライトアクセス要求とのいずれのアクセス要求を優先するかを通知するリードライト切り替え制御部と、データバスに接続され、メモリへのアクセス要求を調停し、バスマスタから出力されたメモリへのアクセス要求を受け付ける際に、リードライト切り替え制御部によって通知された優先するアクセス要求を受け付け、受け付けたアクセス要求に応じてメモリへのアクセスを制御するバスアービタと、を備える。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)