Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019042429) PUCE DE CIRCUIT INTÉGRÉ ET PROCÉDÉ DE FABRICATION ASSOCIÉ, ET CIRCUIT D'ATTAQUE DE GRILLE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/042429 N° de la demande internationale : PCT/CN2018/103620
Date de publication : 07.03.2019 Date de dépôt international : 31.08.2018
CIB :
H01L 29/739 (2006.01) ,H01L 29/78 (2006.01) ,H01L 21/8249 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
70
Dispositifs bipolaires
72
Dispositifs du type transistor, c.à d. susceptibles de répondre en continu aux signaux de commande appliqués
739
commandés par effet de champ
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
82
pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822
le substrat étant un semi-conducteur, en utilisant une technologie au silicium
8248
Combinaison de technologie bipolaire et de technologie à effet de champ
8249
Technologie bipolaire et MOS
Déposants :
无锡华润上华科技有限公司 CSMC TECHNOLOGIES FAB2 CO., LTD. [CN/CN]; 中国江苏省无锡市 新区新洲路8号 No.8 Xinzhou Road Wuxi New District, Jiangsu 214028, CN
Inventeurs :
顾力晖 GU, Lihui; CN
张森 ZHANG, Sen; CN
齐从明 QI, Congming; CN
Mandataire :
广州华进联合专利商标代理有限公司 ADVANCE CHINA IP LAW OFFICE; 中国广东省广州市天河区珠江东路6号4501房 (部位:自编01-03和08-12单元)(仅限办公用途) Room 4501, No. 6 Zhujiang East Road, Tianhe District, Guangzhou Guangdong 510623, CN
Données relatives à la priorité :
201710779965.901.09.2017CN
Titre (EN) INTEGRATED CIRCUIT CHIP AND MANUFACTURING METHOD THEREFOR, AND GATE DRIVE CIRCUIT
(FR) PUCE DE CIRCUIT INTÉGRÉ ET PROCÉDÉ DE FABRICATION ASSOCIÉ, ET CIRCUIT D'ATTAQUE DE GRILLE
(ZH) 集成电路芯片及其制作方法、栅驱动电路
Abrégé :
(EN) An integrated circuit chip and a manufacturing method therefor, and a gate drive circuit, the integrated circuit chip comprising: a semiconductor substrate (103), a high voltage island (101a) being formed in the semiconductor substrate (103); a high voltage junction terminal (102a), the high voltage junction terminal (102a) surrounding the high voltage island (101a), a depletion type MOS device (N1) being formed on the high voltage junction terminal (102a), a gate electrode and a drain electrode of the depletion type MOS device (N1) being short connected, and a source electrode of the depletion type MOS device (N1) being connected to a high side power supply end (VB) of the integrated circuit chip; and a bipolar transistor (Q1), a collector electrode of the bipolar transistor (Q1) being short connected to the substrate and being connected to a low side power supply end (VCC) of the integrated circuit chip, an emitter of the bipolar transistor (Q1) being connected to a gate electrode of the depletion type MOS device (N1).
(FR) La présente invention concerne une puce de circuit intégré et son procédé de fabrication, et un circuit d'attaque de grille, la puce de circuit intégré comprenant : un substrat semi-conducteur (103), un îlot haute tension (101a) étant formé dans le substrat semi-conducteur (103) ; une borne de jonction haute tension (102a), la borne de jonction haute tension (102a) entourant l'îlot haute tension (101a), un dispositif MOS de type à appauvrissement (N1) étant formé sur la borne de jonction haute tension (102a), une électrode de grille et une électrode de drain du dispositif MOS de type à appauvrissement (N1) étant court-circuitée, et une électrode de source du dispositif MOS de type à appauvrissement (N1) étant connectée à une extrémité d'alimentation électrique côté haut (VB) de la puce de circuit intégré ; et un transistor bipolaire (Q1), une électrode de collecteur du transistor bipolaire (Q1) étant court-connectée au substrat et étant connectée à une extrémité d'alimentation électrique côté bas (VCC) de la puce de circuit intégré, un émetteur du transistor bipolaire (Q1) étant connecté à une électrode de grille du dispositif MOS de type à appauvrissement (N1).
(ZH) 一种集成电路芯片及其制作方法、栅驱动电路,该集成电路芯片包括:半导体衬底(103),在半导体衬底(103)中形成有高压岛(101a);高压结终端(102a),所述高压结终端(102a)包围所述高压岛(101a),在所述高压结终端(102a)形成有耗尽型MOS器件(N1),所述耗尽型MOS器件(N1)的栅极和漏极短接,所述耗尽型MOS器件(N1)的源极与所述集成电路芯片的高侧电源端(VB)连接;双极晶体管(Q1),所述双极晶体管(Q1)的集电极和基极短接并与所述集成电路芯片的低侧电源端(VCC)连接,所述双极晶体管(Q1)的发射极与所述耗尽型MOS器件(N1)的栅极连接。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)