Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019042091) STRUCTURE EN ESCALIER POUR DISPOSITIF DE MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/042091 N° de la demande internationale : PCT/CN2018/098962
Date de publication : 07.03.2019 Date de dépôt international : 06.08.2018
CIB :
H01L 27/11551 (2017.01) ,H01L 27/11578 (2017.01)
[IPC code unknown for ERROR Code IPC incorrect: sous-groupe non valide (0=>999999)!][IPC code unknown for ERROR Code IPC incorrect: sous-groupe non valide (0=>999999)!]
Déposants :
YANGTZE MEMORY TECHNOLOGIES CO., LTD. [CN/CN]; Room 7018, No.18, Huaguang Road, Guandong Science And Technology Industrial Park East Lake High-Tech Development Zone Wuhan, Hubei 430074, CN
Inventeurs :
LU, Zhenyu; CN
CHEN, Jun; CN
DAI, Xiaowang; CN
ZHU, Jifeng; CN
TAO, Qian; CN
HUANG, Yuru; CN
HU, Siping; CN
YAO, Lan; CN
XIAO, Lihong; CN
ZHENG, Aman; CN
BAO, Kun; CN
YANG, Haohao; CN
Mandataire :
NTD UNIVATION INTELLECTUAL PROPERTY AGENCY LTD.; 10th Floor, Tower C, Beijing Global Trade Center 36 North Third Ring Road East, Dongcheng District Beijing 100013, CN
Données relatives à la priorité :
201710750398.428.08.2017CN
Titre (EN) STAIRCASE STRUCTURE FOR MEMORY DEVICE
(FR) STRUCTURE EN ESCALIER POUR DISPOSITIF DE MÉMOIRE
Abrégé :
(EN) A semiconductor structure is disclosed. The semiconductor structure includes a staircase structure (800) disposed over a substrate (101). The staircase structure (800) includes a plurality of layer stacks, where each layer stack is made of a first material layer (502) over a portion of a second material layer (840). The staircase structure (800) further includes a plurality of landing pads (820), where each landing pad (820) is disposed over another portion of the second material layer (840) of a respective layer stack.
(FR) L'invention concerne une structure semi-conductrice. La structure semi-conductrice inclut une structure en escalier (800) dispose au-dessus d'un substrat (101). La structure en escalier (800) inclut une pluralité d'empilements de couches, chaque empilement de couches étant constitué d'une première couche de matériau (502) au-dessus d'une partie d'une deuxième couche de matériau (840). La structure en escalier (800) inclut en outre une pluralité de pastilles de connexion (820), chaque pastille de connexion (820) étant disposée au-dessus d'une autre partie d'une deuxième couche de matériau (840) d'un empilement de couches respectif.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)