Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019033558) CIRCUIT D'ATTAQUE DE PIXELS OLED ET PROCÉDÉ D'ATTAQUE DE PIXELS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/033558 N° de la demande internationale : PCT/CN2017/107966
Date de publication : 21.02.2019 Date de dépôt international : 27.10.2017
CIB :
G09G 3/3266 (2016.01) ,G09G 3/3291 (2016.01)
[IPC code unknown for G09G 3/3266][IPC code unknown for G09G 3/3291]
Déposants :
深圳市华星光电半导体显示技术有限公司 SHENZHEN CHINA STAR OPTOELECTRONICS SEMICONDUCTOR DISPLAY TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省深圳市 光明新区公明街道塘明大道9-2号 No. 9-2 Tangming Road, Gongming Street, Guangming New District Shenzhen, Guangdong 518132, CN
Inventeurs :
陈小龙 CHEN, Xiaolong; CN
Mandataire :
深圳翼盛智成知识产权事务所(普通合伙) ESSEN PATENT & TRADEMARK AGENCY; 中国广东省深圳市 福田区深南大道6021号喜年中心A座1709-1711 Hailrun Complex Block A Room 1709-1711 No. 6021 Shennan Blvd, Futian District ShenZhen, Guangdong 518040, CN
Données relatives à la priorité :
201710699755.916.08.2017CN
Titre (EN) OLED PIXEL DRIVER CIRCUIT AND PIXEL DRIVE METHOD
(FR) CIRCUIT D'ATTAQUE DE PIXELS OLED ET PROCÉDÉ D'ATTAQUE DE PIXELS
(ZH) 一种 OLED 像素驱动电路及像素驱动方法
Abrégé :
(EN) Provided are an OLED pixel driver circuit and pixel drive method, said driver circuit comprising: a gate of a third thin-film transistor (T3) accesses a second scan signal (S2), the source of the third thin-film transistor (T3) and the source of a fourth thin-film transistor (T4) both accessing a data voltage (Vdata) or an initialization voltage (Vini); a gate of the fourth thin-film transistor (T4) accesses a third scan signal (S3); a gate of a first thin-film transistor (T1) is connected to one end of each of a second thin-film transistor (T2) and a capacitor (C), the other end of the capacitor (C) being grounded.
(FR) L'invention concerne un circuit d'attaque de pixels OLED et un procédé d'attaque de pixels, ledit circuit d'attaque comprenant les étapes suivantes : une grille d'un troisième transistor à couches minces (T3) accède à un second signal de balayage (S2), la source du troisième transistor à couches minces (T3) et la source d'un quatrième transistor à couches minces (T4) accèdent à la fois à une tension de données (Vdata) ou à une tension d'initialisation (Vini); une grille du quatrième transistor à couches minces (T4) accède à un troisième signal de balayage (S3); une grille d'un premier transistor à couches minces (T1) est connectée à une extrémité de chaque élément parmi un deuxième transistor à couches minces (T2) et un condensateur (C), l'autre extrémité du condensateur (C) étant mise à la terre.
(ZH) 一种OLED像素驱动电路及像素驱动方法,驱动电路包括:第三薄膜晶体管(T3)的栅极接入第二扫描信号(S2),第三薄膜晶体管(T3)的源极和第四薄膜晶体管(T4)的源极都接入数据电压(Vdata)或者初始化电压(Vini);第四薄膜晶体管(T4)的栅极接入第三扫描信号(S3);第一薄膜晶体管(T1)的栅极分别与第二薄膜晶体管(T2)的源极以及电容(C)的一端连接,电容(C)的另一端接地。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)