Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019032980) PROCESSEURS À TÂCHES ÉLÉMENTAIRES MULTIPLES À DÉTECTION DE DÉFAUT ET À TOLÉRANCE DE PANNE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/032980 N° de la demande internationale : PCT/US2018/046246
Date de publication : 14.02.2019 Date de dépôt international : 10.08.2018
CIB :
G06F 11/14 (2006.01) ,G06F 9/38 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
11
Détection d'erreurs; Correction d'erreurs; Contrôle de fonctionnement
07
Réaction à l'apparition d'un défaut, p.ex. tolérance de certains défauts
14
Détection ou correction d'erreur dans les données par redondance dans les opérations, p.ex. en utilisant différentes séquences d'opérations aboutissant au même résultat
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
9
Dispositions pour la commande par programme, p.ex. unité de commande
06
utilisant un programme emmagasiné, c. à. d. utilisant une unité de stockage interne de l'équipement de traitement de données pour recevoir et conserver le programme
30
Dispositions pour exécuter des instructions machine, p.ex. le décodage des instructions
38
Exécution simultanée d'instructions
Déposants :
MIPS TECH, LLC [US/US]; 3201 Scott Blvd. Santa Clara, CA 95054, US
Inventeurs :
MACE, Timothy, Charles; GB
KINTER, Ryan, C.; US
Mandataire :
ADAMS, R., Dean; US
Données relatives à la priorité :
1712880.210.08.2017GB
Titre (EN) FAULT DETECTING AND FAULT TOLERANT MULTI-THREADED PROCESSORS
(FR) PROCESSEURS À TÂCHES ÉLÉMENTAIRES MULTIPLES À DÉTECTION DE DÉFAUT ET À TOLÉRANCE DE PANNE
Abrégé :
(EN) Fault tolerant and fault detecting multi-threaded processors are described. Instructions from a program are executed by both a master thread and a slave thread and execution of the master thread is prioritized. If the master thread stalls or reaches a memory write after having executed a sequence of instructions, the slave thread executes a corresponding sequence of instructions, where at least the first and last instructions in the sequence are the same as the sequence executed by the master thread. When the slave thread reaches the point at which execution of the master thread stopped, the contents of register banks for both the threads are compared, and if they are the same, execution by the master thread is allowed to continue, and any buffered speculative writes are committed to the memory system.
(FR) L'invention concerne des processeurs à tâches élémentaires multiples à tolérance de panne et à détection de défaut. Des instructions provenant d'un programme sont exécutées à la fois par une tâche élémentaire maître et une tâche élémentaire esclave et l'exécution de la tâche élémentaire maître est prioritaire. Si la tâche élémentaire maître se bloque ou atteint une écriture de mémoire après avoir exécuté une séquence d'instructions, la tâche élémentaire esclave exécute une séquence d'instructions correspondante, au moins les première et dernière instructions dans la séquence étant identiques à la séquence exécutée par la tâche élémentaire maître. Lorsque la tâche élémentaire esclave atteint le point auquel l'exécution de la tâche élémentaire maître s'est arrêtée, le contenu des banques de registres pour les deux tâches élémentaires est comparé et, s'ils sont identiques, l'exécution par la tâche élémentaire maître est autorisée à continuer et les éventuelles écritures spéculatives mises en mémoire tampon sont engagées dans le système de mémoire.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)