Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019032899) CIRCUITS DE SYNTHÈSE DE SIGNAUX D'HORLOGE ET TECHNIQUES ASSOCIÉES PERMETTANT DE GÉNÉRER DES SIGNAUX D'HORLOGE RAFRAÎCHISSANT UN CONTENU D'ÉCRAN D'AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/032899 N° de la demande internationale : PCT/US2018/046111
Date de publication : 14.02.2019 Date de dépôt international : 09.08.2018
CIB :
H03K 3/01 (2006.01) ,H03K 3/017 (2006.01) ,H03K 3/027 (2006.01) ,G06F 1/04 (2006.01) ,G06F 1/08 (2006.01) ,G06F 1/10 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
3
Circuits pour produire des impulsions électriques; Circuits monostables, bistables ou multistables
01
Détails
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
3
Circuits pour produire des impulsions électriques; Circuits monostables, bistables ou multistables
01
Détails
017
Réglage de la largeur ou du rapport durée période des impulsions
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
3
Circuits pour produire des impulsions électriques; Circuits monostables, bistables ou multistables
02
Générateurs caractérisés par le type de circuit ou par les moyens utilisés pour produire des impulsions
027
par l'utilisation de circuits logiques, avec réaction positive interne ou externe
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
1
Détails non couverts par les groupes G06F3/-G06F13/89
04
Génération ou distribution de signaux d'horloge ou de signaux dérivés directement de ceux-ci
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
1
Détails non couverts par les groupes G06F3/-G06F13/89
04
Génération ou distribution de signaux d'horloge ou de signaux dérivés directement de ceux-ci
08
Générateurs d'horloge ayant une fréquence de base modifiable ou programmable
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
1
Détails non couverts par les groupes G06F3/-G06F13/89
04
Génération ou distribution de signaux d'horloge ou de signaux dérivés directement de ceux-ci
10
Répartition des signaux d'horloge
Déposants :
PLANAR SYSTEMS, INC. [US/US]; 1195 NW Compton Drive Beaverton, OR 97006-1992, US
Inventeurs :
NADERSHAHI, Shahnad; US
Mandataire :
TEEL, Robert, R.; US
Données relatives à la priorité :
62/543,32109.08.2017US
Titre (EN) CLOCK SYNTHESIS CIRCUITRY AND ASSOCIATED TECHNIQUES FOR GENERATING CLOCK SIGNALS REFRESHING DISPLAY SCREEN CONTENT
(FR) CIRCUITS DE SYNTHÈSE DE SIGNAUX D'HORLOGE ET TECHNIQUES ASSOCIÉES PERMETTANT DE GÉNÉRER DES SIGNAUX D'HORLOGE RAFRAÎCHISSANT UN CONTENU D'ÉCRAN D'AFFICHAGE
Abrégé :
(EN) A clock synthesis circuit and method provides for precision controlling and programming a selected number of clock pulses (or simply "clocks") fitted within time periods between two consecutive pulses of a so-called system heartbeat (SHB) timing signal. The disclosed embodiments have applicability in light emitting diode (LED) display driver integrated circuits (ICs) and, more generally, digital circuits including computer processors, microcontrollers, logic devices such as field- programmable gate arrays (FPGA), and other logic circuitry.
(FR) Un circuit et un procédé de synthèse de signaux d'horloge permettent de contrôler et de programmer avec précision un nombre sélectionné d'impulsions d'horloge (ou simplement de « signaux d'horloge ») ajustées pendant des périodes de temps entre deux impulsions consécutives d'un signal de synchronisation de pulsations de système (SHB). Les modes de réalisation décrits présentent une applicabilité dans des circuits intégrés (CI) de pilote d'affichage à diodes électroluminescentes (DEL), plus généralement dans des circuits numériques contenant des processeurs informatiques, des microcontrôleurs, des dispositifs logiques tels des réseaux prédiffusés programmables par l'utilisateur (FPGA), ainsi que d'autres circuits logiques.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)