Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019032870) ACCÉLÉRATION DE RÉSEAUX NEURONAUX DANS UN MATÉRIEL À L'AIDE DE CROSSBARS INTERCONNECTÉS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/032870 N° de la demande internationale : PCT/US2018/046069
Date de publication : 14.02.2019 Date de dépôt international : 09.08.2018
CIB :
G06N 3/063 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
N
SYSTÈMES DE CALCULATEURS BASÉS SUR DES MODÈLES DE CALCUL SPÉCIFIQUES
3
Systèmes de calculateurs basés sur des modèles biologiques
02
utilisant des modèles de réseaux neuronaux
06
Réalisation physique, c. à d. mise en oeuvre matérielle de réseaux neuronaux, de neurones ou de parties de neurones
063
utilisant des moyens électroniques
Déposants :
GOOGLE LLC [US/US]; 1600 Amphitheatre Parkway Mountain View, California 94043, US
Inventeurs :
CANTIN, Pierre-Luc; US
TEMAM, Olivier; FR
Mandataire :
DARNO, Patrick; US
PORTNOV, Michael; US
Données relatives à la priorité :
62/543,25109.08.2017US
Titre (EN) ACCELERATING NEURAL NETWORKS IN HARDWARE USING INTERCONNECTED CROSSBARS
(FR) ACCÉLÉRATION DE RÉSEAUX NEURONAUX DANS UN MATÉRIEL À L'AIDE DE CROSSBARS INTERCONNECTÉS
Abrégé :
(EN) A computing unit for accelerating a neural network is disclosed. The computing unit may include an input unit that includes a digital-to-analog conversion unit and an analog-to-digital conversion unit that is configured to receive an analog signal from the output of a last interconnected analog crossbar circuit of a plurality of analog crossbar circuits and convert the second analog signal into a digital output vector, and a plurality of interconnected analog crossbar circuits that include the first interconnected analog crossbar circuit and the last interconnected crossbar circuits, wherein a second interconnected analog crossbar circuit of the plurality of interconnected analog crossbar circuits is configured to receive a third analog signal from another interconnected analog crossbar circuit of the plurality of interconnected crossbar circuits and perform one or more operations on the third analog signal based on the matrix weights stored by the crosspoints of the second interconnected analog crossbar.
(FR) L'invention concerne une unité de calcul destinée à accélérer un réseau neuronal. L'unité de calcul peut comprendre une unité d'entrée qui comprend une unité de conversion numérique-analogique et une unité de conversion analogique-numérique qui est configurée pour recevoir un signal analogique à partir de la sortie d'un dernier circuit crossbar analogique interconnecté d'une pluralité de circuits crossbars analogiques et convertir le second signal analogique en un vecteur de sortie numérique, et une pluralité de circuits crossbars analogiques interconnectés qui comprennent le premier circuit crossbar analogique interconnecté et les derniers circuits crossbars interconnectés, un second circuit crossbar analogique interconnecté de la pluralité de circuits crossbars analogiques interconnectés étant configuré pour recevoir un troisième signal analogique provenant d'un autre circuit crossbar analogique interconnecté de la pluralité de circuits crossbars interconnectés et effectuer une ou plusieurs opérations sur le troisième signal analogique sur la base des poids matriciels stockés par les points de croisement du second circuit crossbar analogique interconnecté.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)