Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019032166) RÉSEAU BIDIMENSIONNEL DE TRANSISTORS À EFFET DE CHAMP VERTICAL À GRILLE CIRCULAIRE ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/032166 N° de la demande internationale : PCT/US2018/033899
Date de publication : 14.02.2019 Date de dépôt international : 22.05.2018
CIB :
H01L 27/088 (2006.01) ,H01L 27/24 (2006.01) ,H01L 45/00 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
08
comprenant uniquement des composants semi-conducteurs d'un seul type
085
comprenant uniquement des composants à effet de champ
088
les composants étant des transistors à effet de champ à porte isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
24
comprenant des composants à l'état solide pour le redressement, l'amplification ou la commutation, sans barrière de potentiel ni barrière de surface
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
45
Dispositifs à l'état solide spécialement adaptés pour le redressement, l'amplification, la production d'oscillations ou la commutation, sans barrière de potentiel ni barrière de surface, p.ex. triodes diélectriques; Dispositifs à effet Ovshinsky; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
Déposants :
SANDISK TECHNOLOGIES LLC [US/US]; 5080 Spectrum Drive Suite 1050W Addison, Texas 75001, US
Inventeurs :
SEL, Jongsun; US
OTOI, Hisakazu; US
TAKAKI, Seje; US
PHAM, Tuan; US
Mandataire :
RADOMSKY, Leon; US
COHN, Joanna; US
CONNOR, David; US
GAYOSO, Tony; US
GEMMELL, Elizabeth; US
GILL, Matthew; US
GREGORY, Shaun; US
GUNNELS, Zarema; US
HANSEN, Robert; US
HUANG, Stephen; US
HYAMS, David; US
JOHNSON, Timothy; US
MAZAHERY, Benjamin; US
MURPHY, Timothy; US
NGUYEN, Jacqueline; US
O'BRIEN, Michelle; US
PARK, Byeongju; US
RUTT, Steven; US
SIMON, Phyllis; US
SMITH, Jackson; US
SULSKY, Martin; US
Données relatives à la priorité :
15/672,92909.08.2017US
Titre (EN) TWO-DIMENSIONAL ARRAY OF SURROUND GATE VERTICAL FIELD EFFECT TRANSISTORS AND METHOD OF MAKING THEREOF
(FR) RÉSEAU BIDIMENSIONNEL DE TRANSISTORS À EFFET DE CHAMP VERTICAL À GRILLE CIRCULAIRE ET SON PROCÉDÉ DE FABRICATION
Abrégé :
(EN) The disclosed two-dimensional array of vertical field effect transistors (200A) includes a one-dimensional array of ladder-shaped gate electrode lines (52), each including a pair of rail portions (522) that extend laterally along a first horizontal direction (hd1) and are spaced along a second horizontal direction (hd2), and rung portions (524) extending between the rail portions along the second horizontal direction. Each vertical field effect transistor includes a gate dielectric (50) located in an opening defined by a neighboring pair of rung portions, and a vertical semiconductor channel (14) laterally surrounded by the gate dielectric. The two-dimensional array of vertical field effect transistors can be employed to select vertical bit lines (90) of a three-dimensional ReRAM device (300).
(FR) L'invention concerne un réseau bidimensionnel de transistors à effet de champ vertical (200A) comprenant un réseau unidimensionnel de lignes d'électrode de grille en forme d'échelle (52), comprenant chacune une paire de parties de rail (522) qui s'étendent latéralement le long d'une première direction horizontale (hd1) et qui sont espacées le long d'une seconde direction horizontale (hd2), et des parties en échelon (524) s'étendant entre les parties de rail le long de la seconde direction horizontale. Chaque transistor à effet de champ vertical comprend un diélectrique de grille (50) situé dans une ouverture définie par une paire voisine de parties en échelon, et un canal semi-conducteur vertical (14) entouré latéralement par le diélectrique de grille. Le réseau bidimensionnel de transistors à effet de champ vertical peut être utilisé pour sélectionner des lignes de bits verticales (90) d'un dispositif ReRAM tridimensionnel (300).
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)