Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019032152) DÉTERMINATION D'ÉTATS DE COMPOSANTS ÉLECTRONIQUES
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/032152 N° de la demande internationale : PCT/US2018/028032
Date de publication : 14.02.2019 Date de dépôt international : 17.04.2018
CIB :
H03K 19/0175 (2006.01) ,G06F 13/40 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
19
Circuits logiques, c. à d. ayant au moins deux entrées agissant sur une sortie; Circuits d'inversion
0175
Dispositions pour le couplage; Dispositions pour l'interface
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
13
Interconnexion ou transfert d'information ou d'autres signaux entre mémoires, dispositifs d'entrée/sortie ou unités de traitement
38
Transfert d'informations, p.ex. sur un bus
40
Structure du bus
Déposants :
GOOGLE LLC [US/US]; 1600 Amphitheatre Parkway Mountain View, California 94043, US
Inventeurs :
CHANG, Chiu-Mao; US
CHANG, Chih-Chung; US
Mandataire :
COLBY, Michael K.; US
Données relatives à la priorité :
15/670,85507.08.2017US
Titre (EN) ELECTRONIC COMPONENT STATE DETERMINATION
(FR) DÉTERMINATION D'ÉTATS DE COMPOSANTS ÉLECTRONIQUES
Abrégé :
(EN) Techniques are disclosed for increasing a quantity of candidate electronic-component states determinable from one or more input pins. The techniques may use an internal pull resistor to test a strength of an external resistor to gain two extra candidate pin states. Additional candidate electronic-component states are then gained based on the extra candidate pin states, combinations of pin states of two or more input pins, and/or detecting a short between two or more input pins.
(FR) L'invention concerne des techniques permettant d'augmenter une quantité d'états de composants électroniques candidats pouvant être déterminés à partir d'une ou plusieurs broches d'entrée. Les techniques peuvent utiliser une résistance de rappel interne pour tester une intensité d'une résistance externe de façon à obtenir deux autres états de broches candidats. D'autres états de composants électroniques candidats sont ensuite obtenus sur la base des autres états de broches candidats, de combinaisons d'états de broches d'au moins deux broches d'entrée et/ou d'une détection d'un court-circuit entre au moins deux broches d'entrée.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)