Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019029890) ÉTAGE D'ENTRÉE POUR UN CIRCUIT RÉCEPTEUR LVDS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/029890 N° de la demande internationale : PCT/EP2018/066787
Date de publication : 14.02.2019 Date de dépôt international : 22.06.2018
CIB :
H03K 5/24 (2006.01) ,H03F 3/45 (2006.01) ,H04L 25/02 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
5
Manipulation d'impulsions non couvertes par l'un des autres groupes principaux de la présente sous-classe
22
Circuits présentant plusieurs entrées et une sortie pour comparer des impulsions ou des trains d'impulsions entre eux en ce qui concerne certaines caractéristiques du signal d'entrée, p.ex. la pente, l'intégrale
24
la caractéristique étant l'amplitude
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
F
AMPLIFICATEURS
3
Amplificateurs comportant comme éléments d'amplification uniquement des tubes à décharge ou uniquement des dispositifs à semi-conducteurs
45
Amplificateurs différentiels
H ÉLECTRICITÉ
04
TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
L
TRANSMISSION D'INFORMATION NUMÉRIQUE, p.ex. COMMUNICATION TÉLÉGRAPHIQUE
25
Systèmes à bande de base
02
Détails
Déposants :
ROBERT BOSCH GMBH [DE/DE]; Postfach 30 02 20 70442 Stuttgart, DE
Inventeurs :
SCHUBERT, Andreas; DE
Données relatives à la priorité :
10 2017 213 732.008.08.2017DE
Titre (EN) INPUT STAGE FOR AN LVDS RECEIVER CIRCUIT
(FR) ÉTAGE D'ENTRÉE POUR UN CIRCUIT RÉCEPTEUR LVDS
(DE) EINGANGSSTUFE FÜR EINE LVDS-EMPFÄNGERSCHALTUNG
Abrégé :
(EN) According to the invention, an input stage (50) for an LVDS receiver circuit (100) is provided, comprising at least one supply voltage connection (41) and a first and a second stage input (11, 12) for applying a differential input signal pair. The input stage (50) additionally comprises a first and a second differential stage (1, 2), said stage inputs being directly connected to a respective input of the first differential stage and indirectly to a respective input of the second differential stage via a respective level shifting circuit (15, 16). According to the invention, the first and the second differential stage are connected to a supply voltage connection via a respective transistor of a third differential stage (3), wherein the control input of one of the transistors is connected to a measuring path (20) which connects the stage inputs together while the control input of the other transistor is connected to a means for providing a reference voltage (30).
(FR) L'invention concerne un étage d'entrée (50) pour un circuit récepteur LVDS (100) qui comprend au moins une borne de tension d'alimentation (41) ainsi qu'une première et une deuxième entrée d'étage (11, 12) destinées à être soumises à l'action d'une paire différentielle de signaux d'entrée. L'étage d'entrée (50) comprend en outre un premier et un deuxième étage différentiel (1, 2). Les entrées d'étage sont reliées directement à respectivement une entrée du premier étage différentiel et indirectement à respectivement une entrée du deuxième étage différentiel par l'intermédiaire de respectivement un circuit (15, 16) à décalage de niveau. Selon l'invention, le premier et le deuxième étage différentiel sont reliés à la borne de tension d'alimentation par l'intermédiaire de respectivement un transistor d'un troisième étage différentiel (3). L'entrée de commande d'un desdits transistors est reliée à un chemin de mesure (20) reliant entre elles les entrées d'étage, tandis que l'entrée de commande de l'autre transistor est reliée à un moyen servant à fournir une tension de référence (30).
(DE) Erfindungsgemäß wird eine Eingangsstufe (50) für eine LVDS- Empfängerschaltung (100) zur Verfügung gestellt, welche mindestens einen Versorgungsspannungsanschluss (41) sowie einen ersten und einen zweiten Stufeneingang (11, 12) zur Beaufschlagung mit einem differenziellen Eingangssignalpaar umfasst. Ferner umfasst die Eingangsstufe (50) eine erste und eine zweite Differenzstufe (1, 2), wobei die Stufeneingänge unmittelbar mit jeweils einem Eingang der ersten Differenzstufe und mittelbar, über jeweils eine pegelverschiebende Schaltung (15, 16), mit jeweils einem Eingang der zweiten Differenzstufe verbunden sind. Erfindungsgemäß sind die erste und die zweite Differenzstufe über jeweils einen Transistor einer dritten Differenzstufe (3) mit dem Versorgungsspannungsanschluss verbunden, wobei der Steuereingang eines dieser Transistoren mit einem die Stufeneingänge miteinander verbindenden Messpfad (20) verbunden ist, während der Steuereingang des anderen Transistors mit einem Mittel zur Bereitstellung einer Referenzspannung (30) verbunden ist.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : allemand (DE)
Langue de dépôt : allemand (DE)