Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019029125) PROCÉDÉ DE FABRICATION DE SUBSTRAT MATRICIEL, SUBSTRAT MATRICIEL, ET APPAREIL D'AFFICHAGE ASSOCIÉ
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/029125 N° de la demande internationale : PCT/CN2018/072080
Date de publication : 14.02.2019 Date de dépôt international : 10.01.2018
CIB :
H01L 21/77 (2017.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
Déposants :
BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; No.10 Jiuxianqiao Rd. Chaoyang District Beijing 100015, CN
BEIJING BOE DISPLAY TECHNOLOGY CO., LTD. [CN/CN]; No. 118 Jinghaiyilu, BDA Beijing 100176, CN
Inventeurs :
QU, Lianjie; CN
GUI, Bingqiang; CN
QI, Yonglian; CN
SHI, Guangdong; CN
LIU, Shuai; CN
ZHAO, Hebin; CN
Mandataire :
TEE&HOWE INTELLECTUAL PROPERTY ATTORNEYS; Yuan CHEN 10th Floor, Tower D, Minsheng Financial Center 28 Jianguomennei Avenue, Dongcheng District Beijing 100005, CN
Données relatives à la priorité :
201710687463.311.08.2017CN
Titre (EN) METHOD OF FABRICATING ARRAY SUBSTRATE, ARRAY SUBSTRATE, AND DISPLAY APPARATUS THEREOF
(FR) PROCÉDÉ DE FABRICATION DE SUBSTRAT MATRICIEL, SUBSTRAT MATRICIEL, ET APPAREIL D'AFFICHAGE ASSOCIÉ
Abrégé :
(EN) A method of fabricating an array substrate is disclosed. The method includes forming a first conductive material layer (211) on a base substrate (9); forming an insulating layer (1) on a side of the first conductive material layer (211) distal to the base substrate (9), the insulating layer (1) formed to cover a first part (211a) of the first conductive material layer (211), exposing a second part (211b) of the first conductive material layer (211); over-etching the first conductive material layer (211) to remove the second part (211b) of the first conductive material layer (211), and remove a portion of a periphery of the first part (211a) of the first conductive material layer (211) to form a recess (R) between the insulating layer (1) and the base substrate (9), thereby forming a first electrode (21); and subsequent to forming the first electrode (21) and the recess (R), annealing the insulating layer (1) to mobilize a portion of the insulating layer (1) above the recess (R) and fill the recess (R) with a mobilized insulating material (1).
(FR) La présente invention concerne un procédé de fabrication d'un substrat matriciel. Le procédé comprend la formation d'une première couche de matériau conducteur (211) sur un substrat de base (9) ; la formation d'une couche isolante (1) sur un côté de la première couche de matériau conducteur (211) distal par rapport au substrat de base (9), la couche isolante (1) étant formée pour recouvrir une première partie (211a) de la première couche de matériau conducteur (211) en laissant apparente une seconde partie (211b) de la première couche de matériau conducteur (211) ; la surgravure de la première couche de matériau conducteur (211) pour éliminer la seconde partie (211b) de la première couche de matériau conducteur (211), et éliminer une partie d'une périphérie de la première partie (211a) de la première couche de matériau conducteur (211) afin de former un évidement (R) entre la couche isolante (1) et le substrat de base (9), d'où la formation d'une première électrode (21) ; et après la formation de la première électrode (21) et de l'évidement (R), le recuit de la couche isolante (1) pour mobiliser une partie de la couche isolante (1) au-dessus de l'évidement (R) et remplir l'évidement (R) avec un matériau isolant mobilisé (1).
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)