Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019028972) PROCÉDÉ DE PRÉPARATION DE TRANSISTOR EN POLYSILICIUM À BASSE TEMPÉRATURE À GRILLE INFÉRIEURE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/028972 N° de la demande internationale : PCT/CN2017/102585
Date de publication : 14.02.2019 Date de dépôt international : 21.09.2017
CIB :
H01L 21/336 (2006.01) ,H01L 29/06 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
06
caractérisés par leur forme; caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
Déposants :
武汉华星光电半导体显示技术有限公司 WUHAN CHINA STAR OPTOELECTRONICS SEMICONDUCTOR DISPLAY TECHNOLOGY CO., LTD. [CN/CN]; 中国湖北省武汉市 东湖新技术开发区高新大道666号光谷生物创新园C5栋305室 305 Room, Building C5,Biolake of Optics Valley,No.666 Gaoxin Avenue, Wuhan East Lake High-tech Development Zone Wuhan, Hubei 430070, CN
Inventeurs :
李松杉 LI, Songshan; CN
Mandataire :
深圳市威世博知识产权代理事务所(普通合伙) CHINA WISPRO INTELLECTUAL PROPERTY LLP.; 中国广东省深圳市 南山区高新区粤兴三道8号中国地质大学产学研基地中地大楼A806 Room A806 Zhongdi Building, China University of Geosciences Base, No.8 Yuexing 3rd Road, High-Tech Industrial Estate, Nanshan District Shenzhen, Guangdong 518057, CN
Données relatives à la priorité :
201710670222.807.08.2017CN
Titre (EN) METHOD FOR PREPARING BOTTOM-GATE LOW TEMPERATURE POLY-SILICON TRANSISTOR
(FR) PROCÉDÉ DE PRÉPARATION DE TRANSISTOR EN POLYSILICIUM À BASSE TEMPÉRATURE À GRILLE INFÉRIEURE
(ZH) 底栅型低温多晶硅晶体管的制备方法
Abrégé :
(EN) A method for preparing a bottom-gate low temperature poly-silicon transistor, comprising: preparing a first stacked structure on a base substrate; successively preparing a poly-silicon layer and an etching barrier layer on the first stacked structure; simultaneously patterning the poly-silicon layer and the etching barrier layer, so that the etching barrier layer covers part of the poly-silicon layer; and performing ion implantation on the part of the poly-silicon layer that is not covered by the etching barrier layer to form a source/drain region of the low temperature poly-silicon transistor. The method can simplify a process flow and reduce manufacturing costs.
(FR) L'invention concerne un procédé de préparation de transistor en polysilicium à basse température à grille inférieure, consistant : à préparer une première structure empilée sur un substrat de base; à préparer successivement une couche de polysilicium et une couche de barrière de gravure sur la première structure empilée; à tracer simultanément des motifs sur la couche de polysilicium et la couche de barrière de gravure, de sorte que la couche de barrière de gravure recouvre une partie de la couche de polysilicium; et à procéder à une implantation d'ions sur la partie de la couche de polysilicium qui n'est pas recouverte par la couche de barrière de gravure pour former une zone de source/drain du transistor en polysilicium à basse température. Le procédé peut simplifier un flux de processus et réduire des coûts de fabrication.
(ZH) 一种底栅型低温多晶硅晶体管的制备方法,包括:在衬底基板上制备第一层叠结构;依次在第一层叠结构上制备多晶硅层以及蚀刻阻挡层;同时对多晶硅层及蚀刻阻挡层进行图形化处理,以使得蚀刻阻挡层覆盖部分多晶硅层;在未被蚀刻阻挡层覆盖的多晶硅层上进行离子注入,以形成低温多晶硅晶体管的源极/漏极区域。能够简化工艺流程,节省制造成本。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)