Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019027698) BOÎTIER ÉLECTRONIQUE À STRUCTURE D'INTERCONNEXION INTÉGRÉE ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/027698 N° de la demande internationale : PCT/US2018/043044
Date de publication : 07.02.2019 Date de dépôt international : 20.07.2018
CIB :
H01L 23/00 (2006.01) ,H01L 23/12 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
12
Supports, p.ex. substrats isolants non amovibles
Déposants :
GENERAL ELECTRIC COMPANY [US/US]; 1 River Road Schenectady, NY 12345, US
Inventeurs :
KAPUSTA, Christopher James; US
FILLION, Raymond Albert; US
TUOMINEN, Risto, Ilkka Sakari; JP
NAGARKAR, Kaustubh, Ravindra; US
Mandataire :
DIMAURO, Peter T.; US
WINTER, Catherine, J.; US
DIMAURO, Peter, T.; US
MIDGLEY, Stepnen, G.; US
ZHANG, Douglas, D.; US
Données relatives à la priorité :
15/668,46803.08.2017US
Titre (EN) ELECTRONICS PACKAGE WITH INTEGRATED INTERCONNECT STRUCTURE AND METHOD OF MANUFACTURING THEREOF
(FR) BOÎTIER ÉLECTRONIQUE À STRUCTURE D'INTERCONNEXION INTÉGRÉE ET SON PROCÉDÉ DE FABRICATION
Abrégé :
(EN) An electronics package includes an insulating substrate, an electrical component having a back surface coupled to a first surface of the insulating substrate, and an insulating structure surrounding at least a portion of a perimeter of the electrical component. A first wiring layer extends from the first surface of the insulating substrate and over a sloped side surface of the insulating structure to electrically couple with at least one contact pad on an active surface of the electrical component. A second wiring layer is formed on a second surface of the insulating substrate and extends through at least one via therein to electrically couple with the first wiring layer.
(FR) L'invention concerne un boîtier électronique comprenant un substrat isolant, un composant électrique ayant une surface arrière couplée à une première surface du substrat isolant, et une structure isolante entourant au moins une partie d'un périmètre du composant électrique. Une première couche de câblage s'étend à partir de la première surface du substrat isolant et sur une surface latérale inclinée de la structure isolante pour se coupler électriquement à au moins un plot de contact sur une surface active du composant électrique. Une seconde couche de câblage est formée sur une seconde surface du substrat isolant et s'étend à travers au moins un trou d'interconnexion à l'intérieur de celui-ci pour se coupler électriquement à la première couche de câblage.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)