Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019026812) SUBSTRAT MATRICIEL ACTIF, DISPOSITIF MICROFLUIDIQUE COMPRENANT CELUI-CI, PROCÉDÉ DE PRODUCTION DUDIT SUBSTRAT MATRICIEL ACTIF ET PROCÉDÉ DE PRODUCTION DUDIT DISPOSITIF MICROFLUIDIQUE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/026812 N° de la demande internationale : PCT/JP2018/028334
Date de publication : 07.02.2019 Date de dépôt international : 27.07.2018
CIB :
H01L 27/12 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/786 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
12
le substrat étant autre qu'un corps semi-conducteur, p.ex. un corps isolant
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
Déposants :
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
Inventeurs :
辻埜 和也 TSUJINO, Kazuya; --
寺西 知子 TERANISHI, Tomoko; --
蜂谷 篤史 HACHIYA, Atsushi; --
古川 博章 FURUKAWA, Hiroaki; --
Mandataire :
特許業務法人HARAKENZO WORLD PATENT & TRADEMARK HARAKENZO WORLD PATENT & TRADEMARK; 大阪府大阪市北区天神橋2丁目北2番6号 大和南森町ビル Daiwa Minamimorimachi Building, 2-6, Tenjinbashi 2-chome Kita, Kita-ku, Osaka-shi, Osaka 5300041, JP
Données relatives à la priorité :
2017-15099603.08.2017JP
Titre (EN) ACTIVE MATRIX SUBSTRATE, MICROFLUIDIC DEVICE PROVIDED WITH SAME, METHOD FOR PRODUCING SAID ACTIVE MATRIX SUBSTRATE, AND METHOD FOR PRODUCING SAID MICROFLUIDIC DEVICE
(FR) SUBSTRAT MATRICIEL ACTIF, DISPOSITIF MICROFLUIDIQUE COMPRENANT CELUI-CI, PROCÉDÉ DE PRODUCTION DUDIT SUBSTRAT MATRICIEL ACTIF ET PROCÉDÉ DE PRODUCTION DUDIT DISPOSITIF MICROFLUIDIQUE
(JA) アクティブマトリクス基板、それを備えた微小流体装置およびそれらの製造方法
Abrégé :
(EN) Provided are: an active matrix substrate which has a decreased drive voltage, while exhibiting excellent adhesion between a dielectric layer and a water repellent layer; and a microfluidic device which is provided with this active matrix substrate. An active matrix substrate (1) which sequentially comprises, on a first substrate (11), an array electrode (13), a dielectric layer (16) that covers the array electrode (13), and a first water repellent layer (18) in this order, and which is characterized in that: the dielectric layer (16) comprises a silicon nitride film which is positioned on a surface that is in contact with the first water repellent layer (18); and the silicon nitride film has a superficial region (17), which contains oxygen, in a surface that is in contact with the first water repellent layer (18).
(FR) L'invention concerne : un substrat matriciel actif qui a une tension d'attaque réduite, tout en présentant une excellente adhérence entre une couche diélectrique et une couche hydrofuge; et un dispositif microfluidique qui comprend ce substrat matriciel actif. Un substrat matriciel actif (1) comprend séquentiellement, sur un premier substrat (11), une électrode de réseau (13), une couche diélectrique (16) qui recouvre l'électrode de réseau (13), et une première couche hydrofuge (18) dans cet ordre, et qui est caractérisé en ce que : la couche diélectrique (16) comprend un film de nitrure de silicium qui est positionné sur une surface qui est en contact avec la première couche hydrofuge (18); et le film de nitrure de silicium a une région superficielle (17), qui contient de l'oxygène, dans une surface qui est en contact avec la première couche hydrofuge (18).
(JA) 駆動電圧が低減され、且つ、誘電体層と撥水層との密着性に優れるアクティブマトリクス基板、及びそれを備えた微小流体装置を提供する。第1基板(11)上に、アレイ電極(13)、上記アレイ電極(13)を覆う誘電体層(16)、及び第1撥水層(18)をこの順に有するアクティブマトリクス基板(1)であって、上記誘電体層(16)は、上記第1撥水層(18)と接する側に位置する窒化シリコン膜を含み、上記窒化シリコン膜は、上記第1撥水層(18)と接する側の表面に、酸素を含有する表層領域(17)を有することを特徴とする、アクティブマトリクス基板(1)。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)