Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019026741) SUBSTRAT ET PROCÉDÉ DE PRODUCTION DE SUBSTRAT
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/026741 N° de la demande internationale : PCT/JP2018/028001
Date de publication : 07.02.2019 Date de dépôt international : 26.07.2018
CIB :
H01L 29/786 (2006.01) ,G09F 9/00 (2006.01) ,G09F 9/30 (2006.01) ,H01L 21/3065 (2006.01) ,H01L 21/336 (2006.01) ,H01L 21/768 (2006.01) ,H01L 23/522 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
G PHYSIQUE
09
ENSEIGNEMENT; CRYPTOGRAPHIE; PRÉSENTATION; PUBLICITÉ; SCEAUX
F
PRÉSENTATION; PUBLICITÉ; ENSEIGNES; ÉTIQUETTES OU PLAQUES D'IDENTIFICATION; SCEAUX
9
Dispositifs d'affichage d'information variable, dans lesquels l'information est formée sur un support, par sélection ou combinaison d'éléments individuels
G PHYSIQUE
09
ENSEIGNEMENT; CRYPTOGRAPHIE; PRÉSENTATION; PUBLICITÉ; SCEAUX
F
PRÉSENTATION; PUBLICITÉ; ENSEIGNES; ÉTIQUETTES OU PLAQUES D'IDENTIFICATION; SCEAUX
9
Dispositifs d'affichage d'information variable, dans lesquels l'information est formée sur un support, par sélection ou combinaison d'éléments individuels
30
dans lesquels le ou les caractères désirés sont formés par une combinaison d'éléments individuels
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30
Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
302
pour changer leurs caractéristiques physiques de surface ou leur forme, p.ex. gravure, polissage, découpage
306
Traitement chimique ou électrique, p.ex. gravure électrolytique
3065
Gravure par plasma; Gravure au moyen d'ions réactifs
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71
Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
768
Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
52
Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre
522
comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
Déposants :
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
Inventeurs :
松本 龍児 MATSUMOTO, Ryuji; --
近間 義雅 CHIKAMA, Yoshimasa; --
古川 弘和 FURUKAWA, Hirokazu; --
Mandataire :
特許業務法人 安富国際特許事務所 YASUTOMI & ASSOCIATES; 大阪府大阪市淀川区宮原3丁目5番36号 5-36, Miyahara 3-chome, Yodogawa-ku, Osaka-shi, Osaka 5320003, JP
Données relatives à la priorité :
2017-15026802.08.2017JP
Titre (EN) SUBSTRATE AND METHOD FOR PRODUCING SUBSTRATE
(FR) SUBSTRAT ET PROCÉDÉ DE PRODUCTION DE SUBSTRAT
(JA) 基板及び基板の製造方法
Abrégé :
(EN) The present invention provides: a substrate which enables a hole that penetrates a plurality of insulating films to be reduced in size, while exhibiting excellent coverage by and adhesion to an upper layer on the plurality of insulating films in a portion where the hole is formed; and a method for producing this substrate, by which the above-described hole is able to be formed at a time in the above-described plurality of insulating films by means of dry etching. A substrate according to the present invention is sequentially provided with an insulating substrate, a lower layer, a first insulating film, a second insulating film and an upper layer, and is provided with a hole which penetrates at least the first insulating film and the second insulating film and reaches at least one of the lower layer and the insulating substrate. Within the region where the hole is formed, the first insulating film has a projection which protrudes beyond an end of the second insulating film, said end being in contact with the first insulating film; a stepped structure is configured to comprise the projection of the first insulating film and the end of the second insulating film; the upper layer covers the stepped structure; and the upper surface of the projection of the first insulating film and the upper surface of a portion of the first insulating film, said portion being positioned below the end of the second insulating film, are on the same plane.
(FR) La présente invention concerne : un substrat qui permet de diminuer la taille d'un trou qui pénètre une pluralité de films isolants, tout en présentant une excellente couverture par une couche supérieure et une adhérence à cette dernière sur la pluralité de films isolants dans une partie où est formé le trou ; et un procédé de production de ce substrat, par lequel il est possible de former le trou décrit ci-dessus à la fois dans la pluralité susmentionnée de films isolants au moyen d'une gravure sèche. Un substrat selon la présente invention est pourvu successivement d'un substrat isolant, d'une couche inférieure, d'un premier film isolant, d'un second film isolant et d'une couche supérieure, et est pourvu d'un trou qui pénètre au moins le premier film isolant et le second film isolant et qui atteint la couche inférieure et/ou le substrat isolant. Dans la région où est formé le trou, le premier film isolant comporte une saillie qui fait saillie au-delà d'une extrémité du second film isolant, ladite extrémité étant en contact avec le premier film isolant ; une structure étagée est conçue pour comprendre la saillie du premier film isolant et l'extrémité du second film isolant ; la couche supérieure recouvre la structure étagée ; et la surface supérieure de la saillie du premier film isolant et la surface supérieure d'une partie du premier film isolant sont sur le même plan, ladite partie étant positionnée au-dessous de l'extrémité du second film isolant.
(JA) 本発明は、複数の絶縁膜を貫通する孔の大きさを縮小でき、かつ、その孔の形成部における複数の絶縁膜上の上層のカバレッジと密着性とに優れた基板、及び、上記複数の絶縁膜に上記孔をドライエッチングにより一括形成可能な上記基板の製造方法を提供する。 本発明の基板は、絶縁基板と、下層と、第1絶縁膜と、第2絶縁膜と、上層と、を順に備え、少なくとも上記第1絶縁膜及び上記第2絶縁膜を貫通して上記下層及び上記絶縁基板の少なくとも一方に達する孔が設けられ、上記孔が設けられた領域内に、上記第1絶縁膜は、上記第2絶縁膜の、上記第1絶縁膜に接する端部から突出した突出部を有し、上記第1絶縁膜の上記突出部と、上記第2絶縁膜の上記端部とを含んで構成される階段構造が設けられ、上記上層は、上記階段構造を覆い、上記第1絶縁膜の上記突出部の上面と、上記第1絶縁膜の、上記第2絶縁膜の上記端部の下に位置する部分の上面とは、同一平面上にある。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)