Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019026564) ÉLÉMENT D'IMAGERIE À SEMI-CONDUCTEURS ET DISPOSITIF D'IMAGERIE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/026564 N° de la demande internationale : PCT/JP2018/025970
Date de publication : 07.02.2019 Date de dépôt international : 10.07.2018
CIB :
H04N 5/378 (2011.01) ,H04N 5/374 (2011.01)
H ÉLECTRICITÉ
04
TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
N
TRANSMISSION D'IMAGES, p.ex. TÉLÉVISION
5
Détails des systèmes de télévision
30
Transformation d'informations lumineuses ou analogues en informations électriques
335
utilisant des capteurs d'images à l'état solide [capteurs SSIS] 
369
architecture du capteur SSIS; circuits associés à cette dernière
378
Circuits de lecture, p.ex. circuits d’échantillonnage double corrélé [CDS], amplificateurs de sortie ou convertisseurs A/N
H ÉLECTRICITÉ
04
TECHNIQUE DE LA COMMUNICATION ÉLECTRIQUE
N
TRANSMISSION D'IMAGES, p.ex. TÉLÉVISION
5
Détails des systèmes de télévision
30
Transformation d'informations lumineuses ou analogues en informations électriques
335
utilisant des capteurs d'images à l'état solide [capteurs SSIS] 
369
architecture du capteur SSIS; circuits associés à cette dernière
374
Capteurs adressés, p.ex. capteurs MOS ou CMOS
Déposants :
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1 Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
Inventeurs :
植野 洋介 UENO, Yosuke; JP
ゼイツーニ ゴラン ZEITUNI, Golan; IL
エシェル ノアム ESHEL, Noam; IL
池田 裕介 IKEDA, Yusuke; JP
牧川 潔志 MAKIGAWA, Kiyoshi; JP
Mandataire :
丸島 敏一 MARUSHIMA, Toshikazu; JP
Données relatives à la priorité :
2017-14955902.08.2017JP
2018-12958809.07.2018JP
Titre (EN) SOLID-STATE IMAGING ELEMENT AND IMAGING DEVICE
(FR) ÉLÉMENT D'IMAGERIE À SEMI-CONDUCTEURS ET DISPOSITIF D'IMAGERIE
(JA) 固体撮像素子、および、撮像装置
Abrégé :
(EN) The present invention facilitates a reduction in the wiring capacity of a vertical signal line in a solid-state imaging element from which a signal is outputted via the vertical signal line. This solid-state imaging element is provided with a logical circuit, a pixel circuit, and a negative capacitance circuit. In this solid-state imaging element, the logical circuit processes an analog signal. Moreover, in the solid-state imaging element, the pixel circuit generates the analog signal by photoelectric conversion and outputs the analog signal to the logical circuit via a predetermined signal line. In the solid-state imaging element, the negative capacitance circuit is connected to the predetermined signal line.
(FR) La présente invention facilite une réduction de la capacité de câblage d'une ligne de signal verticale dans un élément d'imagerie à semi-conducteurs à partir duquel un signal est émis par l'intermédiaire de la ligne de signal verticale. Cet élément d'imagerie à semi-conducteurs est pourvu d'un circuit logique, d'un circuit de pixel et d'un circuit à capacité négative. Dans cet élément d'imagerie à semi-conducteurs, le circuit logique traite un signal analogique. De plus, dans l'élément d'imagerie à semi-conducteurs, le circuit de pixel génère le signal analogique par conversion photoélectrique et envoie le signal analogique au circuit logique par l'intermédiaire d'une ligne de signal prédéfinie. Dans l'élément d'imagerie à semi-conducteurs, le circuit à capacité négative est connecté à la ligne de signal prédéfinie.
(JA) 垂直信号線を介して信号が出力される固体撮像素子において、垂直信号線の配線容量の低減を容易にする。 固体撮像素子は、論理回路、画素回路、および、負性容量回路を具備する。この固体撮像素子において、論理回路は、アナログ信号を処理する。また、固体撮像素子において、画素回路は、光電変換によりアナログ信号を生成して所定の信号線を介して論理回路に出力する。固体撮像素子において、負性容量回路は、所定の信号線に接続される。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)