Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019026394) PROCÉDÉ DE PRODUCTION DE TRANSISTOR ET TRANSISTOR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/026394 N° de la demande internationale : PCT/JP2018/019626
Date de publication : 07.02.2019 Date de dépôt international : 22.05.2018
CIB :
H01L 21/336 (2006.01) ,H01L 21/203 (2006.01) ,H01L 29/786 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
20
Dépôt de matériaux semi-conducteurs sur un substrat, p.ex. croissance épitaxiale
203
en utilisant un dépôt physique, p.ex. dépôt sous vide, pulvérisation
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
Déposants :
株式会社ニコン NIKON CORPORATION [JP/JP]; 東京都港区港南二丁目15番3号 15-3, Konan 2-chome, Minato-ku, Tokyo 1086290, JP
Inventeurs :
中積 誠 NAKAZUMI Makoto; JP
西 康孝 NISHI Yasutaka; JP
Mandataire :
特許業務法人 湘洋内外特許事務所 SHOYO INTELLECTUAL PROPERTY FIRM; 神奈川県横浜市西区北幸二丁目15番1号 東武横浜第2ビル6階 6F, Tobu Yokohama 2ND Bldg., 15-1, Kitasaiwai 2-chome, Nishi-ku, Yokohama-shi, Kanagawa 2200004, JP
Données relatives à la priorité :
2017-14874901.08.2017JP
Titre (EN) TRANSISTOR PRODUCTION METHOD AND TRANSISTOR
(FR) PROCÉDÉ DE PRODUCTION DE TRANSISTOR ET TRANSISTOR
(JA) トランジスタの製造方法、及びトランジスタ
Abrégé :
(EN) The invention is a production method for a transistor 1 that comprises a substrate 10, a gate electrode 12, a source electrode 14, a drain electrode 16, and a semiconductor layer 18, and includes a semiconductor layer forming step of irradiating and sputtering helicon plasma onto a raw material that is to constitute the semiconductor layer 18, thereby causing the semiconductor layer 18 to be formed.
(FR) L'invention concerne un procédé de production d'un transistor 1 qui comprend un substrat 10, une électrode de grille 12, une électrode de source 14, une électrode de drain 16, et une couche semi-conductrice 18, et comprend une étape de formation de couche semi-conductrice consistant à irradier et à pulvériser un plasma d'hélicon sur une matière première qui est destinée à constituer la couche semi-conductrice 18, ce qui provoque la formation de la couche semi-conductrice 18.
(JA) 基板10と、ゲート電極12と、ソース電極14と、ドレイン電極16と、半導体層18とを含むトランジスタ1の製造方法であって、半導体層18を構成する原料に対して、ヘリコンプラズマを照射してスパッタすることによって、半導体層18を形成させる半導体層形成工程を含む、トランジスタの製造方法。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)