Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019026267) PROCÉDÉ DE PRODUCTION DE DISPOSITIF À SEMI-CONDUCTEUR ET FEUILLE STRATIFIÉE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/026267 N° de la demande internationale : PCT/JP2017/028335
Date de publication : 07.02.2019 Date de dépôt international : 04.08.2017
CIB :
H01L 21/56 (2006.01) ,H01L 23/12 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
56
Capsulations, p.ex. couches de capsulation, revêtements
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
12
Supports, p.ex. substrats isolants non amovibles
Déposants :
リンテック株式会社 LINTEC CORPORATION [JP/JP]; 東京都板橋区本町23番23号 23-23, Honcho, Itabashi-ku, Tokyo 1730001, JP
Inventeurs :
根津 裕介 NEZU Yusuke; JP
渡邉 康貴 WATANABE Yasutaka; JP
杉野 貴志 SUGINO Takashi; JP
Mandataire :
早川 裕司 HAYAKAWA Yuzi; JP
村雨 圭介 MURASAME Keisuke; JP
飯田 理啓 IIDA Michihiro; JP
Données relatives à la priorité :
Titre (EN) PRODUCTION METHOD FOR SEMICONDUCTOR DEVICE, AND LAMINATE SHEET
(FR) PROCÉDÉ DE PRODUCTION DE DISPOSITIF À SEMI-CONDUCTEUR ET FEUILLE STRATIFIÉE
(JA) 半導体装置の製造方法および積層シート
Abrégé :
(EN) A production method for a semiconductor device. The production method includes: an electronic component mounting step for mounting an electronic component 2 on an laminate sheet 1 that comprises an adhesive sheet 12 and a curable first resin composition layer 11; a lamination step for laminating a sealing sheet that comprises a curable second resin composition layer 3; a curing step for obtaining a sealed body 4 that comprises a first cured layer 11' that is formed by curing the first resin composition layer 11, a second cured layer 3' that is formed by curing the second resin composition layer 3, and the electronic component 2 as sealed by the first cured layer 11' and the second cured layer 3', the adhesive sheet 12 having been removed; a hole formation step for forming a hole 5; a desmearing step for desmearing the sealed body 4; and an electrode formation step for forming an electrode 6. The production method for a semiconductor device makes it possible to highly integrate and highly functionalize a semiconductor device and can be applied to efficient, high-yield methods.
(FR) L'invention concerne un procédé de production d'un dispositif à semi-conducteur. Le procédé de production comprend : une étape de montage de composant électronique pour monter un composant électronique 2 sur une feuille stratifiée 1 qui comprend une feuille adhésive 12 et une première couche de composition de résine durcissable 11; une étape de stratification pour stratifier une feuille d'étanchéité qui comprend une seconde couche de composition de résine durcissable 3; une étape de durcissement pour obtenir un corps scellé 4 qui comprend une première couche durcie 11' qui est formée par durcissement de la première couche de composition de résine 11, une seconde couche durcie 3' qui est formée par durcissement de la seconde couche de composition de résine 3, et le composant électronique 2 tel que scellé par la première couche durcie 11' et la seconde couche durcie 3 ', la feuille adhésive 12 ayant été retirée; une étape de formation de trou pour former un trou 5; une étape de détachage pour détacher le corps scellé 4; et une étape de formation d'électrode pour former une électrode 6. Le procédé de production d'un dispositif à semi-conducteur permet d'intégrer et de fonctionnaliser très fortement un dispositif à semi-conducteur et peut être appliqué à des procédés efficaces et à haut rendement.
(JA) 粘着シート12と硬化性の第1の樹脂組成物層11とを備える積層シート1上に電子部品2を載置する電子部品載置工程、硬化性の第2の樹脂組成物層3を備える封止シートを積層する積層工程、第1の樹脂組成物層11が硬化してなる第1の硬化層11'と、第2の樹脂組成物層3が硬化してなる第2の硬化層3'と、第1の硬化層11'および第2の硬化層3'により封止された電子部品2とを備えるとともに、粘着シート12が剥離されてなる封止体4を得る硬化工程、孔5を形成する孔形成工程、封止体4をデスミア処理するデスミア工程、および電極6を形成する電極形成工程を含む半導体装置の製造方法。かかる半導体装置の製造方法は、半導体装置の高集積化および高機能化を可能とするとともに、効率的で歩留まり高い方法にも適用できる。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)