Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019025447) CIRCUIT À BOUCLE DE VERROUILLAGE DE PHASE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/025447 N° de la demande internationale : PCT/EP2018/070748
Date de publication : 07.02.2019 Date de dépôt international : 31.07.2018
CIB :
H03L 1/00 (2006.01) ,H03L 7/08 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
L
COMMANDE AUTOMATIQUE, DÉMARRAGE, SYNCHRONISATION OU STABILISATION DES GÉNÉRATEURS D'OSCILLATIONS OU D'IMPULSIONS ÉLECTRONIQUES
1
Stabilisation du signal de sortie du générateur contre les variations de valeurs physiques, p.ex. de l'alimentation en énergie
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
L
COMMANDE AUTOMATIQUE, DÉMARRAGE, SYNCHRONISATION OU STABILISATION DES GÉNÉRATEURS D'OSCILLATIONS OU D'IMPULSIONS ÉLECTRONIQUES
7
Commande automatique de fréquence ou de phase; Synchronisation
06
utilisant un signal de référence qui est appliqué à une boucle verrouillée en fréquence ou en phase
08
Détails de la boucle verrouillée en phase
Déposants :
AMS AG [AT/AT]; Schloss Premstätten Tobelbader Str. 30 8141 Premstätten, AT
Inventeurs :
CHEN, Jia Sheng; AT
SCHATZBERGER, Gregor; AT
Mandataire :
EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München, DE
Données relatives à la priorité :
17184454.102.08.2017EP
Titre (EN) PHASE-LOCKED LOOP CIRCUIT
(FR) CIRCUIT À BOUCLE DE VERROUILLAGE DE PHASE
Abrégé :
(EN) A phase-locked loop circuit comprises an oscillator (308) having a plurality of operating curves and being suitable for generating an output signal (FOSC). In a calibration state the oscillator(308) is trimmed to an operating curve for use in a normal operation state. The phase-locked loop circuit further comprises a phase/frequency detector (302) being suitable for generating at least one error signal (FE) based on an input signal (FIN) and a feedback signal (FDIV) generated on the basis of the output signal (FOSC). The phase-locked loop circuit further comprises a loop filter (303) being suitable for generating a loop-filter signal (VLF) based on the at least one error signal (FE, UP, DOWN), the loop-filter signal (VLF) being applied to the oscillator (308) in the normal operation state. The phase-locked loop circuit further comprises a calibration circuit (312) being suitable for trimming the oscillator (308) to the operating curve for use in the normal operation state on the basis of the at least one error signal.
(FR) Un circuit à boucle de verrouillage de phase comprend un oscillateur (308) ayant une pluralité de courbes de fonctionnement et étant conçu pour générer un signal de sortie (FOSC). Dans un état d'étalonnage, l'oscillateur (308) est ajusté sur une courbe de fonctionnement pour une utilisation dans un état de fonctionnement normal. Le circuit à boucle de verrouillage de phase comprend en outre un détecteur de phase/fréquence (302) conçu pour générer au moins un signal d'erreur (FE) sur la base d'un signal d'entrée (FIN) et d'un signal de rétroaction (FDIV) généré sur la base du signal de sortie (FOSC). Le circuit à boucle de verrouillage de phase comprend en outre un filtre à boucle (303) conçu pour générer un signal de filtre à boucle (VLF) sur la base du ou des signaux d'erreur (FE, UP, DOWN), le signal de filtre à boucle (VLF) étant appliqué à l'oscillateur (308) dans l'état de fonctionnement normal. Le circuit de boucle de verrouillage de phase comprend en outre un circuit d'étalonnage (312) conçu pour ajuster l'oscillateur (308) à la courbe de fonctionnement pour une utilisation dans l'état de fonctionnement normal sur la base du ou des signaux d'erreur.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)