Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019009936) APPAREILS COMPRENANT DES PUCES SEMI-CONDUCTRICES EN AGENCEMENTS EN VIS-À-VIS
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/009936 N° de la demande internationale : PCT/US2018/025734
Date de publication : 10.01.2019 Date de dépôt international : 02.04.2018
CIB :
H01L 23/00 (2006.01) ,H01L 25/065 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
03
les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes H01L27/-H01L51/132
04
les dispositifs n'ayant pas de conteneurs séparés
065
les dispositifs étant d'un type prévu dans le groupe H01L27/81
Déposants :
MICRON TECHNOLOGY, INC. [US/US]; 8000 South Federal Way Boise, ID 83716, US
Inventeurs :
SASAKI, Dai; JP
KATAGIRI, Mitsuaki; JP
ISA, Satoshi; JP
Mandataire :
LATWESEN, David, G.; US
SHAURETTE, James, D.; US
HENDRICKSEN, Mark, W.; US
MATKIN, Mark, S.; US
GRZELAK, Keith, D.; US
Données relatives à la priorité :
15/644,38307.07.2017US
Titre (EN) APPARATUSES COMPRISING SEMICONDUCTOR DIES IN FACE-TO-FACE ARRANGEMENTS
(FR) APPAREILS COMPRENANT DES PUCES SEMI-CONDUCTRICES EN AGENCEMENTS EN VIS-À-VIS
Abrégé :
(EN) Some embodiments include an apparatus having a first chip and a second chip. Each of the first and second chips comprises a multilevel wiring structure and a redistribution wiring layer over the multilevel wiring structure. The redistribution wiring layers include redistribution wiring and pads electrically coupled to the redistribution wiring. The first chip is mounted above the second chip so that the redistribution wiring layer of the first chip faces the redistribution wiring layer of the second chip. The pad of the first chip faces the pad of the second chip, and is vertically spaced from the pad of the second chip by an intervening insulative region. The redistribution wiring of the second chip is electrically coupled to the redistribution wiring of the first chip through a bonding region.
(FR) Selon des modes de réalisation, l’invention concerne un appareil ayant une première puce et une deuxième puce. Chacune des première et deuxième puces comprend une structure de câblage multiniveau et une couche de câblage de redistribution au-dessus de la structure de câblage multiniveau. Les couches de câblage de redistribution incluent des câblages et des pastilles de redistribution couplés électriquement au câblage de redistribution. La première puce est montée au-dessus de la deuxième puce de sorte que la couche de câblage de redistribution de la première puce fait face à la couche de câblage de redistribution de la deuxième puce. La pastille de la première puce fait face à la pastille de la deuxième puce, et est séparée verticalement de la pastille de la deuxième puce par une zone isolante intercalée. Le câblage de redistribution de la deuxième puce est couplé électriquement au câblage de redistribution de la première puce par une zone de soudage.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)