Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019008624) DISPOSITIF D'AFFICHAGE ET CIRCUIT DE PIXEL ASSOCIÉ
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/008624 N° de la demande internationale : PCT/JP2017/024326
Date de publication : 10.01.2019 Date de dépôt international : 03.07.2017
CIB :
G09G 3/3233 (2016.01) ,G09G 3/20 (2006.01)
[IPC code unknown for G09G 3/3233]
G PHYSIQUE
09
ENSEIGNEMENT; CRYPTOGRAPHIE; PRÉSENTATION; PUBLICITÉ; SCEAUX
G
DISPOSITIONS OU CIRCUITS POUR LA COMMANDE DE L'AFFICHAGE UTILISANT DES MOYENS STATIQUES POUR PRÉSENTER UNE INFORMATION VARIABLE
3
Dispositions ou circuits de commande présentant un intérêt uniquement pour l'affichage utilisant des moyens de visualisation autres que les tubes à rayons cathodiques
20
pour la présentation d'un ensemble de plusieurs caractères, p.ex. d'une page, en composant l'ensemble par combinaison d'éléments individuels disposés en matrice
Déposants :
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府堺市堺区匠町1番地 1, Takumi-cho, Sakai-ku, Sakai City, Osaka 5908522, JP
Inventeurs :
小原 将紀 OHARA, Masanori; --
Mandataire :
島田 明宏 SHIMADA, Akihiro; JP
川原 健児 KAWAHARA, Kenji; JP
奥田 邦廣 OKUDA, Kunihiro; JP
河本 悟 KAWAMOTO, Satoru; JP
Données relatives à la priorité :
Titre (EN) DISPLAY DEVICE AND PIXEL CIRCUIT THEREOF
(FR) DISPOSITIF D'AFFICHAGE ET CIRCUIT DE PIXEL ASSOCIÉ
(JA) 表示装置およびその画素回路
Abrégé :
(EN) This pixel circuit of a display device includes: an electrooptical element; a bipolar transistor connected in series to the electrooptical element; a differential amplifier wherein an output terminal is connected to a base terminal of the bipolar transistor; a thin film transistor wherein one conduction terminal is connected to a data line, the other conduction terminal is connected to a non-inverting input terminal of the differential amplifier, and a control terminal is connected to a scanning line; a comparison voltage generation circuit that generates an input voltage of an inverting input terminal of the differential amplifier on the basis of a voltage applied to the electrooptical element; and a storage capacitor that stores the voltage applied to the non-inverting input terminal of the differential amplifier. Consequently, display quality deterioration can be eliminated without performing compensation control from the outside of the pixel circuit.
(FR) L’invention concerne un circuit de pixel d'un dispositif d'affichage comprenant : un élément électro-optique ; un transistor bipolaire connecté en série à l'élément électro-optique ; un amplificateur différentiel dans lequel un terminal de sortie est connecté à un terminal de base du transistor bipolaire ; un transistor à couches minces dans lequel un terminal de conduction est connecté à une ligne de données, l'autre terminal de conduction étant connecté à un terminal d'entrée non inverseur de l'amplificateur différentiel, et un terminal de commande étant connecté à une ligne de balayage ; un circuit de génération de tension de comparaison qui génère une tension d'entrée d'un terminal d'entrée inverseur de l'amplificateur différentiel d’après une tension appliquée à l'élément électro-optique ; et un condensateur de stockage qui stocke la tension appliquée au terminal d'entrée non inverseur de l'amplificateur différentiel. Par conséquent, il est possible d’éliminer une détérioration de la qualité d'affichage sans effectuer de commande de compensation à partir de l'extérieur du circuit de pixel.
(JA) 表示装置の画素回路は、電気光学素子と、電気光学素子と直列に接続されたバイポーラトランジスタと、出力端子がバイポーラトランジスタのベース端子に接続された差動増幅器と、一方の導通端子がデータ線に接続され、他方の導通端子が差動増幅器の非反転入力端子に接続され、制御端子が走査線に接続された薄膜トランジスタと、電気光学素子に対する印加電圧に基づき、差動増幅器の反転入力端子の入力電圧を生成する比較電圧生成回路と、差動増幅器の非反転入力端子に印加された電圧を保持する保持容量とを含む。これより、画素回路の外部から補償制御を行うことなく表示品位の低下を防止する。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)