Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019007082) PROCÉDÉ D'ENCAPSULATION DE PUCE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/007082 N° de la demande internationale : PCT/CN2018/077013
Date de publication : 10.01.2019 Date de dépôt international : 23.02.2018
CIB :
H01L 21/56 (2006.01) ,H01L 21/67 (2006.01) ,H01L 23/31 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
56
Capsulations, p.ex. couches de capsulation, revêtements
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
67
Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
28
Capsulations, p.ex. couches de capsulation, revêtements
31
caractérisées par leur disposition
Déposants :
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No. 10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
北京京东方显示技术有限公司 BEIJING BOE DISPLAY TECHNOLOGY CO., LTD. [CN/CN]; 中国北京市 北京经济技术开发区经海一路118号 No. 118 Jinghaiyilu, BDA Beijing 100176, CN
Inventeurs :
齐永莲 QI, Yonglian; CN
曲连杰 QU, Lianjie; CN
贵炳强 GUI, Bingqiang; CN
陈敏琪 CHEN, Minqi; CN
刘韬 LIU, Tao; CN
Mandataire :
北京市中咨律师事务所 ZHONGZI LAW OFFICE; 中国北京市 西城区平安里西大街26号新时代大厦7层 7F, New Era Building 26 Pinganli Xidajie, Xicheng District Beijing 100034, CN
Données relatives à la priorité :
201710536780.503.07.2017CN
Titre (EN) CHIP ENCAPSULATION METHOD
(FR) PROCÉDÉ D'ENCAPSULATION DE PUCE
(ZH) 一种芯片封装方法
Abrégé :
(EN) A chip encapsulation method, comprising: providing a substrate (10), with a chip (30) being arranged on the substrate (10); forming an encapsulation layer (40) to cover the substrate (10) and the chip (30), wherein there is a gap (50) between a top surface of the chip away from the substrate (10) and the encapsulation layer (40); and partially removing the encapsulation layer (40) to expose the top surface of the chip (30).
(FR) L'invention concerne un procédé d'encapsulation de puce, consistant à : fournir un substrat (10), une puce (30) étant disposée sur le substrat (10); former une couche d'encapsulation (40) pour recouvrir le substrat (10) et la puce (30), dans laquelle il existe un espace (50) entre une surface supérieure de la puce éloignée du substrat (10) et la couche d'encapsulation (40); et retirer partiellement la couche d'encapsulation (40) pour exposer la surface supérieure de la puce (30).
(ZH) 一种芯片封装方法,包括提供基底(10),基底(10)上设置有芯片(30);形成封装层(40)以覆盖基底(10)和芯片(30),其中芯片的远离基底(10)的顶表面与封装层(40)之间具有空隙(50);部分地去除封装层(40)以暴露芯片(30)的顶表面。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)