Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019005219) DISPOSITIF DE MÉMOIRE TRIDIMENSIONNEL MULTI-NIVEAU À STRUCTURES DE COMPENSATION DE CONTRAINTES ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/005219 N° de la demande internationale : PCT/US2018/019853
Date de publication : 03.01.2019 Date de dépôt international : 27.02.2018
CIB :
H01L 27/11582 (2017.01) ,H01L 27/11575 (2017.01)
[IPC code unknown for ERROR Code IPC incorrect: sous-groupe non valide (0=>999999)!][IPC code unknown for ERROR Code IPC incorrect: sous-groupe non valide (0=>999999)!]
Déposants :
SANDISK TECHNOLOGIES LLC [US/US]; 6900 North Dallas Parkway Suite 325 Plano, TX 75024, US
Inventeurs :
SHIMABUKURO, Seiji; US
MAKALA, Raghuveer, S.; US
Mandataire :
RADOMSKY, Leon; US
COHN, Joanna; US
CONNOR, David; US
GAYOSO, Tony; US
GEMMELL, Elizabeth; US
GILL, Matthew; US
GREGORY, Shaun; US
GUNNELS, Zarema; US
HANSEN, Robert; US
HUANG, Stephen; US
HYAMS, David; US
JOHNSON, Timothy; US
MAZAHERY, Benjamin; US
MURPHY, Timothy; US
NGUYEN, Jacqueline; US
O'BRIEN, Michelle; US
PARK, Byeongju; US
RUTT, Steven; US
SMITH, Jackson, R.; US
SIMON, Phyllis; US
SULSKY, Martin; US
Données relatives à la priorité :
15/632,98326.06.2017US
Titre (EN) MULTI-TIER THREE-DIMENSIONAL MEMORY DEVICE WITH STRESS COMPENSATION STRUCTURES AND METHOD OF MAKING THEREOF
(FR) DISPOSITIF DE MÉMOIRE TRIDIMENSIONNEL MULTI-NIVEAU À STRUCTURES DE COMPENSATION DE CONTRAINTES ET SON PROCÉDÉ DE FABRICATION
Abrégé :
(EN) An alternating stack of insulating layers and spacer material layers is formed over a substrate. The spacer material layers are formed as, or are subsequently replaced with, electrically conductive layers. A retro-stepped dielectric material portion comprising a compressive-stress-generating dielectric material on stepped surfaces of the alternating stack. Memory stack structures are formed through the first-tier alternating stack. Each of the memory stack structures includes a vertical semiconductor channel and a memory film. A patterned tensile-stress-generating material layer is formed over the retro-stepped dielectric material portion in a region that is laterally spaced outward from an outer periphery of a topmost layer within the alternating stack. The patterned tensile-stress-generating material layer applies a tensile stress to the retro-stepped dielectric material portion and to the alternating stack to compensate for the compressive stress generated by the retro-stepped dielectric material portion.
(FR) L'invention concerne un empilement alterné de couches isolantes et de couches de matériau d'espacement formées sur un substrat. Les couches de matériau d'espacement sont formées comme, ou sont remplacées par la suite par des couches électroconductrices. Une partie de matériau diélectrique rétro-étagée comprend un matériau diélectrique générant une contrainte de compression sur des surfaces étagées de l'empilement alterné. Des structures d'empilement de mémoire sont formées à travers l'empilement alterné de premier niveau. Chacune des structures d'empilement de mémoire comprend un canal semi-conducteur vertical et un film de mémoire. Une couche de matériau de génération de contrainte de traction à motifs est formée sur la partie de matériau diélectrique rétro-étagée dans une région qui est latéralement espacée vers l'extérieur à partir d'une périphérie externe d'une couche supérieure à l'intérieur de l'empilement alterné. La couche de matériau de génération de contrainte de traction à motifs applique une contrainte de traction à la partie de matériau diélectrique rétro-étagée et à l'empilement alterné pour compenser la contrainte de compression générée par la partie de matériau diélectrique rétro-étagée.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)