Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019003746) DISPOSITIF À SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/003746 N° de la demande internationale : PCT/JP2018/020230
Date de publication : 03.01.2019 Date de dépôt international : 25.05.2018
CIB :
H01L 21/338 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/778 (2006.01) ,H01L 29/78 (2006.01) ,H01L 29/812 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
338
à grille Schottky
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
778
avec un canal à gaz de porteurs de charge à deux dimensions, p.ex. transistors à effet de champ à haute mobilité électronique HEMT
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
80
l'effet de champ étant produit par une jonction PN ou une autre jonction redresseuse
812
à grille Schottky
Déposants :
株式会社デンソー DENSO CORPORATION [JP/JP]; 愛知県刈谷市昭和町1丁目1番地 1-1, Showa-cho, Kariya-city, Aichi 4488661, JP
Inventeurs :
畑 謙佑 HATA Kensuke; JP
星 真一 HOSHI Shinichi; JP
松木 英夫 MATSUKI Hideo; JP
陰 泳信 EUM Youngshin; JP
高橋 茂樹 TAKAHASHI Shigeki; JP
Mandataire :
特許業務法人ゆうあい特許事務所 YOU-I PATENT FIRM; 愛知県名古屋市中区錦一丁目6番5号 名古屋錦シティビル4階 Nagoya Nishiki City Bldg. 4F 1-6-5, Nishiki, Naka-ku, Nagoya-shi, Aichi 4600003, JP
Données relatives à la priorité :
2017-12434926.06.2017JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置
Abrégé :
(EN) Provided is a semiconductor device having an active area (1) and an inactive area (2), the active area (1) having a configuration provided with: a channel formation layer having a heterojunction structure constituted by first and second semiconductor layers (12, 13); a gate structure section having a MOS gate electrode (17); a source electrode (18) and a drain electrode (19) disposed on the second semiconductor layer (13) at either side sandwiching the gate structure section; a third semiconductor layer (14) not doped with impurities, and disposed at a position separated from the drain electrode (19) and between the gate structure section and the drain electrode (19); a p-type fourth semiconductor layer (20) formed on the third semiconductor layer (14); and a JG electrode (21) contacting the fourth semiconductor layer (20). Furthermore, the JG electrode (21) is electrically connected to the source electrode (18), has the same potential as the source electrode (18), and is disposed only in the active area (1).
(FR) L'invention concerne un dispositif à semi-conducteur ayant une zone active (1) et une zone inactive (2), la zone active (1) ayant une configuration comportant : une couche de formation de canal ayant une structure d'hétérojonction constituée de première et seconde couches semi-conductrices (12, 13) ; une section de structure de grille ayant une électrode de grille MOS (17) ; une électrode de source (18) et une électrode de drain (19) disposée sur la seconde couche de semi-conducteur (13) de chaque côté prenant en sandwich la section de structure de grille ; une troisième couche semi-conductrice (14) non dopée avec des impuretés, et disposée à une position séparée de l'électrode de drain (19) et entre la section de structure de grille et l'électrode de drain (19) ; une quatrième couche semi-conductrice de type p (20) formée sur la troisième couche semi-conductrice (14) ; et une électrode JG (21) en contact avec la quatrième couche semi-conductrice (20). En outre, l'électrode JG (21) est électriquement connectée à l'électrode de source (18), a le même potentiel que l'électrode de source (18), et est disposée uniquement dans la zone active (1).
(JA) 活性領域(1)と不活性領域(2)とを有する半導体装置において、活性領域(1)は、第1、第2半導体層(12、13)にて構成されるヘテロジャンクション構造を有するチャネル形成層と、MOSゲート電極(17)を有するゲート構造部と、第2半導体層(13)の上において、ゲート構造部を挟んだ両側に配置されたソース電極(18)およびドレイン電極(19)と、ゲート構造部とドレイン電極(19)との間におけるドレイン電極(19)から離れた位置に配置され、不純物がドープされていない第3半導体層(14)と、第3半導体層(14)の上に形成されたp型の第4半導体層(20)と、第4半導体層(20)に接触させられたJG電極(21)と、を備える構成とする。そして、JG電極(21)は、ソース電極(18)と電気的に接続されて当該ソース電極(18)と同電位とされ、かつ活性領域(1)内にのみ配置されるようにする。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)