Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2019001018) TRANSISTOR EN COUCHES MINCES ET SON PROCÉDÉ DE PRÉPARATION, SUBSTRAT MATRICIEL ET ÉCRAN D'AFFICHAGE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2019/001018 N° de la demande internationale : PCT/CN2018/079128
Date de publication : 03.01.2019 Date de dépôt international : 15.03.2018
CIB :
H01L 21/02 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/786 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
786
Transistors à couche mince
Déposants :
京东方科技集团股份有限公司 BOE TECHNOLOGY GROUP CO., LTD. [CN/CN]; 中国北京市 朝阳区酒仙桥路10号 No.10 Jiuxianqiao Rd., Chaoyang District Beijing 100015, CN
Inventeurs :
杨昕 YANG, Xin; CN
Mandataire :
北京市柳沈律师事务所 LIU, SHEN & ASSOCIATES; 中国北京市 海淀区彩和坊路10号1号楼10层 10th Floor, Building 1, 10 Caihefang Road, Haidian District Beijing 100080, CN
Données relatives à la priorité :
201710526297.930.06.2017CN
Titre (EN) THIN FILM TRANSISTOR AND PREPARATION METHOD, ARRAY SUBSTRATE AND DISPLAY PANEL
(FR) TRANSISTOR EN COUCHES MINCES ET SON PROCÉDÉ DE PRÉPARATION, SUBSTRAT MATRICIEL ET ÉCRAN D'AFFICHAGE
(ZH) 薄膜晶体管及制备方法、阵列基板和显示面板
Abrégé :
(EN) A thin film transistor and a manufacturing method, an array substrate and a display panel. The preparation method comprises: forming an amorphous silicon layer on a base substrate (1) and meanwhile doping the amorphous silicon layer with a first pre-set element; converting the amorphous silicon layer containing the first pre-set element into a polysilicon layer (3), the polysilicon layer (3) comprising a channel region (31) which is used as a thin film transistor channel, a first region which is located at one side of the channel region (31) and used for connection to a source electrode (71), and a second region which is located at the other side of the channel region (31) and used for connection to a drain electrode (72); implanting, by means of an ion implantation process, a second pre-set element into the first region and the second region, so as to form a doped source region (32) and a doped drain region (33). Said method can simplify the manufacturing process for the thin film transistor, improve the quality of the channel region of an active layer, and reduce the leakage current of the thin film transistor.
(FR) La présente invention concerne un transistor en couches minces et son procédé de fabrication, un substrat matriciel et un écran d'affichage. Le procédé de préparation consiste : à former une couche de silicium amorphe sur un substrat de base (1) et, en outre, à doper la couche de silicium amorphe à l'aide d'un premier élément prédéfini ; à convertir la couche de silicium amorphe contenant le premier élément prédéfini en une couche de polysilicium (3), la couche de polysilicium (3) comprenant une région canal (31) servant de canal de transistor en couches minces, une première région située d'un côté de la région canal (31) étant destinée à une connexion à une électrode source (71), et une seconde région située de l'autre côté de la région canal (31) étant destinée à une connexion à une électrode drain (72) ; à implanter, au moyen d'un procédé d'implantation ionique, un second élément prédéfini dans les première et seconde régions, de manière à former une région source dopée (32) et une région drain dopée (33). Ledit procédé permet de simplifier le processus de fabrication du transistor en couches minces, d'améliorer la qualité de la région canal d'une couche active, et de réduire le courant de fuite du transistor en couches minces.
(ZH) 一种薄膜晶体管及制备方法、阵列基板和显示面板,该制备方法包括:在衬底基板(1)之上形成非晶硅层的同时,向非晶硅层掺入第一预设元素;将含有第一预设元素的非晶硅层转换为多晶硅层(3),多晶硅层(3)包括用于作为薄膜晶体管沟道的沟道区(31)、位于沟道区(31)一侧用于与源极(71)连接的第一区、以及位于沟道区(31)另一侧用于与漏极(72)连接的第二区;通过离子注入工艺对第一区和第二区注入第二预设元素,形成掺杂源区(32)和掺杂漏区(33)。可以简化薄膜晶体管的制作工序,改善有源层沟道区的质量,降低薄膜晶体管的漏电流。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)