Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018235843) PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEURS ET STRUCTURE FIXÉE À UNE TRANCHE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/235843 N° de la demande internationale : PCT/JP2018/023373
Date de publication : 27.12.2018 Date de dépôt international : 19.06.2018
CIB :
H01L 21/304 (2006.01) ,B23K 26/53 (2014.01) ,B28D 5/04 (2006.01) ,H01L 21/02 (2006.01) ,H01L 21/683 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30
Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
302
pour changer leurs caractéristiques physiques de surface ou leur forme, p.ex. gravure, polissage, découpage
304
Traitement mécanique, p.ex. meulage, polissage, coupe
[IPC code unknown for B23K 26/53]
B TECHNIQUES INDUSTRIELLES; TRANSPORTS
28
TRAVAIL DU CIMENT, DE L'ARGILE OU DE LA PIERRE
D
TRAVAIL DE LA PIERRE OU DES MATÉRIAUX SEMBLABLES À LA PIERRE
5
Travail mécanique des pierres fines, pierres précieuses, cristaux, p.ex. des matériaux pour semi-conducteurs; Appareillages ou dispositifs à cet effet
04
par outils autres que ceux du type rotatif, p.ex. par des outils animés d'un mouvement alternatif
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
67
Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
683
pour le maintien ou la préhension
Déposants :
ローム株式会社 ROHM CO., LTD. [JP/JP]; 京都府京都市右京区西院溝崎町21番地 21, Saiin Mizosaki-cho, Ukyo-ku, Kyoto-shi, Kyoto 6158585, JP
Inventeurs :
明田 正俊 AKETA, Masatoshi; JP
富士 和則 FUJI, Kazunori; JP
Mandataire :
特許業務法人あい特許事務所 AI ASSOCIATION OF PATENT AND TRADEMARK ATTORNEYS; 大阪府大阪市中央区南本町二丁目6番12号 サンマリオンNBFタワー21階 Sun Mullion NBF Tower, 21st Floor, 6-12, Minamihommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410054, JP
Données relatives à la priorité :
2017-11970419.06.2017JP
Titre (EN) SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND WAFER-ATTACHED STRUCTURE
(FR) PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEURS ET STRUCTURE FIXÉE À UNE TRANCHE
(JA) 半導体装置の製造方法およびウエハ貼着構造体
Abrégé :
(EN) A semiconductor device manufacturing method comprises: a step of preparing a semiconductor wafer source including a first major surface on one side, a second major surface on another side, and a side wall connecting the first major surface and the second major surface; an element forming step of setting a plurality of element forming regions on the first major surface of the semiconductor wafer source, and fabricating semiconductor elements respectively in the plurality of element forming regions; and a wafer source separating step of cutting, after the element forming step, the semiconductor wafer source from a midway portion in the thickness direction of the semiconductor wafer source along a horizontal direction parallel with the first major surface, and thereby separating the semiconductor wafer source into an element-formed wafer and an element-unformed wafer.
(FR) La présente invention concerne un procédé de fabrication d'un dispositif à semi-conducteurs, comprenant : une étape de préparation d'une source de semi-conducteur étagé présentant une première surface principale d'un côté, une seconde surface principale d'un autre côté, et une paroi latérale reliant les première et seconde surfaces principales ; une étape de formation d'éléments consistant à délimiter une pluralité de zones de formation d'éléments sur la première surface principale de la source de semi-conducteur étagé, et à fabriquer des éléments semi-conducteurs respectivement dans la pluralité de zones de formation d'éléments ; et une étape de séparation de source de semi-conducteur étagé consistant à découper, après l'étape de formation d'éléments, la source de semi-conducteur étagé depuis une partie centrale dans le sens de l'épaisseur de la source de semi-conducteur étagé le long d'une direction horizontale parallèle à la première surface principale, et ainsi à diviser la source de semi-conducteur étagé en une tranche formée d'éléments et une tranche non formée d'éléments.
(JA) 半導体装置の製造方法は、一方側の第1主面、他方側の第2主面、ならびに、前記第1主面および前記第2主面を接続する側壁を含む半導体ウエハ源を用意する工程と、前記半導体ウエハ源の前記第1主面に複数の素子形成領域を設定し、前記複数の素子形成領域に半導体素子をそれぞれ作り込む素子形成工程と、前記素子形成工程の後、前記半導体ウエハ源の厚さ方向途中部から前記第1主面に平行な水平方向に沿って前記半導体ウエハ源を切断することにより、前記半導体ウエハ源を素子形成ウエハおよび素子未形成ウエハに分離するウエハ源分離工程と、を含む。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)