Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018225809) SUBSTRAT DE CIRCUIT EN CÉRAMIQUE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/225809 N° de la demande internationale : PCT/JP2018/021810
Date de publication : 13.12.2018 Date de dépôt international : 07.06.2018
CIB :
H05K 3/18 (2006.01) ,B23K 1/00 (2006.01) ,C23C 18/42 (2006.01) ,H01L 23/13 (2006.01) ,H01L 23/36 (2006.01) ,H01L 25/07 (2006.01) ,H01L 25/18 (2006.01) ,H05K 3/32 (2006.01)
H ÉLECTRICITÉ
05
TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
K
CIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
3
Appareils ou procédés pour la fabrication de circuits imprimés
10
dans lesquels le matériau conducteur est appliqué au support isolant de manière à former le parcours conducteur recherché
18
utilisant la technique de la précipitation pour appliquer le matériau conducteur
B TECHNIQUES INDUSTRIELLES; TRANSPORTS
23
MACHINES-OUTILS; TRAVAIL DES MÉTAUX NON PRÉVU AILLEURS
K
BRASAGE OU DÉBRASAGE; SOUDAGE; REVÊTEMENT OU PLACAGE PAR BRASAGE OU SOUDAGE; DÉCOUPAGE PAR CHAUFFAGE LOCALISÉ, p.ex. DÉCOUPAGE AU CHALUMEAU; TRAVAIL PAR RAYON LASER
1
Brasage ou débrasage
C CHIMIE; MÉTALLURGIE
23
REVÊTEMENT DE MATÉRIAUX MÉTALLIQUES; REVÊTEMENT DE MATÉRIAUX AVEC DES MATÉRIAUX MÉTALLIQUES; TRAITEMENT CHIMIQUE DE SURFACE; TRAITEMENT DE DIFFUSION DE MATÉRIAUX MÉTALLIQUES; REVÊTEMENT PAR ÉVAPORATION SOUS VIDE, PAR PULVÉRISATION CATHODIQUE, PAR IMPLANTATION D'IONS OU PAR DÉPÔT CHIMIQUE EN PHASE VAPEUR, EN GÉNÉRAL; MOYENS POUR EMPÊCHER LA CORROSION DES MATÉRIAUX MÉTALLIQUES, L'ENTARTRAGE OU LES INCRUSTATIONS, EN GÉNÉRAL
C
REVÊTEMENT DE MATÉRIAUX MÉTALLIQUES; REVÊTEMENT DE MATÉRIAUX AVEC DES MATÉRIAUX MÉTALLIQUES; TRAITEMENT DE SURFACE DE MATÉRIAUX MÉTALLIQUES PAR DIFFUSION DANS LA SURFACE, PAR CONVERSION CHIMIQUE OU SUBSTITUTION; REVÊTEMENT PAR ÉVAPORATION SOUS VIDE, PAR PULVÉRISATION CATHODIQUE, PAR IMPLANTATION D'IONS OU PAR DÉPÔT CHIMIQUE EN PHASE VAPEUR, EN GÉNÉRAL
18
Revêtement chimique par décomposition soit de composés liquides, soit de solutions des composés constituant le revêtement, ne laissant pas de produits de réaction du matériau de la surface dans le revêtement; Dépôt par contact
16
par réduction ou par substitution, p.ex. dépôt sans courant électrique
31
Revêtement avec des métaux
42
Revêtement avec des métaux nobles
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
12
Supports, p.ex. substrats isolants non amovibles
13
caractérisés par leur forme
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
34
Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température
36
Emploi de matériaux spécifiés ou mise en forme, en vue de faciliter le refroidissement ou le chauffage, p.ex. dissipateurs de chaleur
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
03
les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes H01L27/-H01L51/132
04
les dispositifs n'ayant pas de conteneurs séparés
07
les dispositifs étant d'un type prévu dans le groupe H01L29/81
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
18
les dispositifs étant de types prévus dans plusieurs sous-groupes différents du même groupe principal des groupes H01L27/-H01L51/166
H ÉLECTRICITÉ
05
TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
K
CIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
3
Appareils ou procédés pour la fabrication de circuits imprimés
30
Assemblage de circuits imprimés avec des composants électriques, p.ex. avec une résistance
32
Connexions électriques des composants électriques ou des fils à des circuits imprimés
Déposants :
デンカ株式会社 DENKA COMPANY LIMITED [JP/JP]; 東京都中央区日本橋室町二丁目1番1号 1-1, Nihonbashi-Muromachi 2-chome, Chuo-ku, Tokyo 1038338, JP
Inventeurs :
青野 良太 AONO Ryota; JP
中原 史博 NAKAHARA Fumihiro; JP
西村 浩二 NISHIMURA Kouji; JP
津川 優太 TSUGAWA Yuta; JP
Mandataire :
園田・小林特許業務法人 SONODA & KOBAYASHI INTELLECTUAL PROPERTY LAW; 東京都新宿区西新宿二丁目1番1号 新宿三井ビル34階 34th Floor, Shinjuku Mitsui Building, 1-1, Nishi-Shinjuku 2-chome, Shinjuku-ku, Tokyo 1630434, JP
Données relatives à la priorité :
2017-11394609.06.2017JP
Titre (EN) CERAMIC CIRCUIT SUBSTRATE
(FR) SUBSTRAT DE CIRCUIT EN CÉRAMIQUE
(JA) セラミックス回路基板
Abrégé :
(EN) [Problem] To obtain a ceramic circuit substrate that is suitable for a silver nanoparticle junction in a semiconductor element and has excellent adhesion to a power module sealing resin. [Solution] Provided is a ceramic circuit substrate which is formed by bonding a copper plate, via a brazing material, onto both main surfaces of a ceramic substrate comprising aluminum nitride or silicon nitride and in which the copper plate on at least one main surface is silver-plated, the ceramic circuit substrate being characterized in that: the lateral sides of the copper plates are not silver-plated; the silver plating has a thickness of 0.1-1.5 μm; and the sliver-plated circuit substrate has an arithmetic mean surface roughness Ra of 0.1-1.5 μm.
(FR) L'objet de la présente invention est d'obtenir un substrat de circuit en céramique qui est approprié pour une jonction de nanoparticules d'argent dans un élément semi-conducteur et a une excellente adhérence à une résine d'étanchéité de module d'alimentation. La solution selon l'invention porte sur un substrat de circuit en céramique qui est formé par liaison d'une plaque de cuivre, par l'intermédiaire d'un matériau de brasage, sur les deux surfaces principales d'un substrat en céramique comprenant du nitrure d'aluminium ou du nitrure de silicium et dans lequel la plaque de cuivre sur au moins une surface principale est argentée, le substrat de circuit en céramique étant caractérisé en ce que : les côtés latéraux des plaques de cuivre ne sont pas argentés ; le dépôt d'argent a une épaisseur de 0,1 à 1,5 µm ; et le substrat de circuit argenté a une rugosité de surface moyenne arithmétique Ra de 0,1 à 1,5 µm.
(JA) 【課題】半導体素子の銀ナノ粒子接合に好適であり、パワーモジュール封止樹脂との密着性に優れるセラミックス回路基板を得ること。 【解決手段】窒化アルミニウムまたは窒化珪素を用いてなるセラミックス基板の両主面に、銅板がろう材を介して接合され、少なくとも一方の主面の銅板上に銀めっきが施されたセラミックス回路基板であって、銅板側面は銀めっきが施されておらず、銀めっきの厚みが0.1μmから1.5μmであり、銀めっき後の回路基板の表面粗さの算術平均粗さRaが0.1μmから1.5μmであることを特徴とするセラミックス回路基板。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)