Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018224532) PLAQUETTE DE DISPOSITIF ÉLECTRIQUE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/224532 N° de la demande internationale : PCT/EP2018/064863
Date de publication : 13.12.2018 Date de dépôt international : 06.06.2018
CIB :
H03H 9/02 (2006.01) ,H01L 41/08 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
H
RÉSEAUX D'IMPÉDANCES, p.ex. CIRCUITS RÉSONNANTS; RÉSONATEURS
9
Réseaux comprenant des éléments électromécaniques ou électro-acoustiques; Résonateurs électromécaniques
02
Détails
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
41
Dispositifs piézo-électriques en général; Dispositifs électrostrictifs en général; Dispositifs magnétostrictifs en général; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives; Détails
08
Eléments piézo-électriques ou électrostrictifs
Déposants :
RF360 EUROPE GMBH [DE/DE]; Anzinger Str. 13 81671 München, DE
Inventeurs :
MEISTER, Veit; DE
RÖSLER, Ulrike; DE
Mandataire :
EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Schloßschmidstr. 5 80639 München, DE
Données relatives à la priorité :
10 2017 112 647.308.06.2017DE
Titre (EN) ELECTRIC DEVICE WAFER
(FR) PLAQUETTE DE DISPOSITIF ÉLECTRIQUE
Abrégé :
(EN) A device wafer with functional device structures, comprises a semiconductor substrate (SU)as a carrier wafer, a piezoelectric layer (PL) arranged on the carrier wafer and functional device structures (DS) of a first and a second type realized by a structured metallization on top of the piezoelectric layer (PL). A space charge region is formed near the top surface of the carrier wafer to yield enhanced electrical isolation between functional device structures (DS) of first and second type.
(FR) La présente invention concerne une plaquette de dispositif dotée de structures de dispositif fonctionnelles, et comprenant un substrat semi-conducteur (SU) comme plaquette de support, une couche piézoélectrique (PL) placée sur la plaquette de support et des structures de dispositif (DS) fonctionnelles d'un premier et d'un second type réalisées par une métallisation structurée au-dessus de la couche piézoélectrique (PL). Une région de charge d'espace est formée près de la surface supérieure de la plaquette de support pour produire une isolation électrique améliorée entre des structures de dispositif (DS) fonctionnelles du premier et du second type.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)