Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018223476) PROCÉDÉ DE FABRICATION D'UN TRANSISTOR À COUCHES MINCES À BASE D'OXYDE D'INDIUM, DE GALLIUM ET DE ZINC
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/223476 N° de la demande internationale : PCT/CN2017/092002
Date de publication : 13.12.2018 Date de dépôt international : 06.07.2017
CIB :
H01L 21/34 (2006.01) ,H01L 29/08 (2006.01) ,H01L 29/24 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
34
les dispositifs ayant des corps semi-conducteurs non couverts par H01L21/06, H01L21/16 et H01L21/18156
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
06
caractérisés par leur forme; caractérisés par les formes, les dimensions relatives, ou les dispositions des régions semi-conductrices
08
avec des régions semi-conductrices connectées à une électrode transportant le courant à redresser, amplifier ou commuter, cette électrode faisant partie d'un dispositif à semi-conducteur qui comporte trois électrodes ou plus
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
12
caractérisés par les matériaux dont ils sont constitués
24
comprenant, à part les matériaux de dopage ou autres impuretés, uniquement des matériaux semi-conducteurs inorganiques non couverts par les groupes H01L29/16, H01L29/18, H01L29/20 ou H01L29/22268
Déposants :
武汉华星光电技术有限公司 WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; 中国湖北省武汉市 东湖开发区高新大道666号生物城C5栋 Building C5, Biolake of Optics Valley, No. 666 Gaoxin Avenue, East Lake High-tech Development Zone Wuhan, Hubei 430070, CN
Inventeurs :
李松杉 LI, Songshan; CN
Mandataire :
北京聿宏知识产权代理有限公司 YUHONG INTELLECTUAL PROPERTY LAW FIRM; 中国北京市 西城区宣武门外大街6号庄胜广场第一座西翼713室吴大建/陈伟 WU Dajian/CHEN Wei West Wing, Suite 713, One Junefield Plaza, 6 Xuanwumenwai Street, Xicheng District Beijing 100052, CN
Données relatives à la priorité :
201710418690.606.06.2017CN
Titre (EN) MANUFACTURING METHOD FOR INDIUM GALLIUM ZINC OXIDE THIN FILM TRANSISTOR
(FR) PROCÉDÉ DE FABRICATION D'UN TRANSISTOR À COUCHES MINCES À BASE D'OXYDE D'INDIUM, DE GALLIUM ET DE ZINC
(ZH) 铟镓锌氧化物薄膜晶体管的制作方法
Abrégé :
(EN) A manufacturing method for an indium gallium zinc oxide thin film transistor, comprising: sequentially constituting a buffering layer (4), an active layer (3), a gate electrode layer (1), and a gate insulating layer (2) on a substrate (5), and performing patterning processing; depositing a transparent insulating metal oxide layer (6) on the processed buffering layer (4), active layer (3), gate electrode layer (1), and gate insulating layer (2) by means of sputtering, and annealing the transparent insulating metal oxide layer (6), such that the electric property of a thin film transistor is improved; and depositing a dielectric layer (7) on the transparent insulating metal oxide layer (6), and patterning the dielectric layer (7) and the transparent insulating metal oxide layer (6) by means of yellow light photolithography and dry etching. By depositing the ultrathin transparent insulating metal oxide layer (6) by means of sputtering, then performing annealing processing, and diffusing aluminum towards the surface of an indium gallium zinc oxide semiconductor layer by means of subsequent annealing processing, an outcome of conductorizing a source/drain contact region can be achieved, and impedance increase cannot be restored, thereby greatly improving the electric property of the thin film transistor.
(FR) Cette invention concerne un procédé de fabrication d'un transistor à couches minces d'oxyde d'indium, de gallium et de zinc, comprenant : la constitution séquentielle d'une couche tampon (4), d'une couche active (3), d'une couche d'électrode de grille (1), et d'une couche d'isolation de grille (2) sur un substrat (5), et la réalisation d'un traitement de formation de motifs ; le dépôt, par pulvérisation cathodique, d'une couche d'oxyde métallique isolante transparente (6) sur la couche tampon (4), la couche active (3), la couche d'électrode de grille (1), et la couche d'isolation de grille (2) traitées, et le recuit de la couche d'oxyde métallique isolante transparente (6), de sorte à améliorer la propriété électrique d'un transistor à couches minces ; et le dépôt d'une couche diélectrique (7) sur la couche d'oxyde métallique isolante transparente (6), et la formation de motifs sur la couche diélectrique (7) et la couche d'oxyde métallique isolante transparente (6) par photolithographie à la lumière jaune et une gravure sèche. Le dépôt, par pulvérisation cathodique, de la couche d'oxyde métallique isolante transparente ultra-mince (6), puis la réalisation d'un traitement de recuit, et la diffusion d'aluminium vers la surface d'une couche semi-conductrice d'oxyde de zinc, d'indium et de gallium par un traitement de recuit ultérieur, permettent de rendre conductrice une région de contact de source/drain, et d'empêcher le rétablissement d'une augmentation d'impédance, ce qui permet d'améliorer considérablement la propriété électrique du transistor à couches minces.
(ZH) 铟镓锌氧化物薄膜晶体管的制作方法,包括:将缓冲层(4)、有源层(3)、栅电极层(1)和栅极绝缘层(2)依次构造在基板(5)上并做图形化处理;通过溅射的方式在处理后的缓冲层(4)、有源层(3)、栅电极层(1)和栅极绝缘层(2)上沉积透明绝缘金属氧化物层(6),将透明绝缘金属氧化物层(6)进行退火处理,使薄膜晶体管电性得到改善。在透明绝缘金属氧化物层(6)上沉积一层介电层(7),并利用黄光和干蚀刻工艺将介电层(7)和透明绝缘金属氧化物层(6)做图形化处理。通过溅射的方式沉积一层很薄的透明绝缘金属氧化物层(6),再进行退火处理,在利用后续的退火处理,将铝向铟镓锌氧化物半导体层表面扩散,同样可以达到源漏极接触区域导体化的结果,而且阻抗不会恢复增大,从而大幅度改善薄膜晶体管的电性。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)